到達目標
1.HDLを用いた設計の利点を理解し、論理設計に活用できる
2.各種組み合わせ論理回路をHDLで記述できる
3.各種順序回路をHDLで記述できる
4.オリジナルのCPUをHDLで記述し、動作を確認する
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 未到達レベルの目安 |
| HDL | HDLの利点を理解し、HDLによる論理設計ができる | HDLを用いる利点が説明できる | HDLを用いる利点が説明できない |
| 組み合わせ論理回路 | 要求を分析し、組み合わせ論理回路をHDLで設計できる | カルノー図等から組み合わせ論理をHDLで記述できる | 組み合わせ論理回路がHDLで記述できない |
| 順序回路 | 要求を分析し、順序回路をHDLで設計できる | 状態遷移図等から順序回路をHDLで記述できる | 順序回路がHDLで記述できない |
| CPU | CPUの内部動作を理解し、HDLを用いてCPUの設計ができる | CPUの内部動作が理解ができる | CPUの内部動作が理解できない |
学科の到達目標項目との関係
教育方法等
概要:
HDL(ハードウェア記述言語)の基本について学習する。第3学年で学習した論理回路を基礎として、具体的なディジタル回路(組み合わせ論理や順序回路)の設計法をハードウェア・ソフトウェアそれぞれの観点から学び、HDLにおける設計法の基礎的知識を習得する。
授業の進め方・方法:
必要とされる予備知識：第3学年で学習した論理回路が基礎となる。各種組み合わせ論理回路や順序回路について十分に理解し、説明、設計できることが要求される。
関連科目：論理回路、情報工学実験IV等
評価の方法・定期試験の方法：定期試験80%、課題20%で合計する。
学習上の留意点：HDL開発環境による課題実習を含む。実習環境はひとりづつ異なるため、各自USBメモリ(8GB以上,USB3.0を推奨)を用意する。
注意点:
函館高専教育目標 B
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
| 後期 |
| 3rdQ |
| 1週 |
ガイダンス
論理回路復習 |
科目の位置付、必要性、到達目標、留意点が理解できる
基本的な組合わせ論理回路が説明できる
|
| 2週 |
HDLとディジタル回路
論理回路復習 |
HDLを用いた論理設計の利点について説明できる
仕様に基づき同期カウンタが設計できる
論理合成が説明できる
|
| 3週 |
Verilog-HDL基礎 |
Verilog-HDLの記述スタイル、シミュレーション記法が説明できる
開発ツールを用いて簡単な論理回路を作ることができる
|
| 4週 |
組み合わせ論理回路のHDL記述 |
Verilog-HDLで各種組み合わせ論理回路が記述できる
開発ツールを用いて簡単な論理回路を作ることができる
|
| 5週 |
フリップフロップのHDL記述 |
Verilog-HDLでフリップフロップが記述できる
|
| 6週 |
順序回路のHDL記述 |
Verilog-HDLで順序回路が記述できる
論理回路の動作をシミュレーター上で確認できる
|
| 7週 |
モジュールのインスタンス化
ステートマシンの設計 |
Verilog-HDLにおける階層設計法を説明できる
Verilog-HDLでステートマシンが記述できる
|
| 8週 |
CPUの設計 |
CPUについて仕様が理解できる
|
| 4thQ |
| 9週 |
CPUの設計 |
CPUについてマシン語(命令セット)が設計できる
|
| 10週 |
CPUの設計 |
Verilog-HDLでCPUの内部構造が記述できる
|
| 11週 |
CPUの設計 |
CPUを用いて簡単なプログラムが記述できる
|
| 12週 |
CPUの設計 |
Verilog-HDLでCPUの内部構造をトレースできる
|
| 13週 |
CPUの設計 |
CPUを用いて簡単なプログラムが実行できる
|
| 14週 |
CPUと専用ハードウェア |
CPUと演算に特化した論理回路を比較し、それぞれの利点が説明できる
|
| 15週 |
期末試験 |
|
| 16週 |
答案返却・解答解説 |
・間違った箇所を理解できる。
|
モデルコアカリキュラムの学習内容と到達目標
| 分類 | 分野 | 学習内容 | 学習内容の到達目標 | 到達レベル | 授業週 |
評価割合
| 試験 | 発表 | 相互評価 | 態度 | ポートフォリオ | 課題 | 合計 |
| 総合評価割合 | 80 | 0 | 0 | 0 | 0 | 20 | 100 |
| 基礎的能力 | 40 | 0 | 0 | 0 | 0 | 20 | 60 |
| 専門的能力 | 40 | 0 | 0 | 0 | 0 | 0 | 40 |
| 分野横断的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |