到達目標
1.コンピュータの構成を理解する事ができる。
2.コンピュータの性能を評価する事ができる。
3.CPU（MIPSアーキテクチャ）のソフトウェアを理解する事ができる。
4.CPU（MIPSアーキテクチャ）のハードウェアを理解する事ができる。
5.ハードウェア記述言語を用いてCPU（MIPSアーキテクチャ）を実装する事ができる。
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 未到達レベルの目安 |
| コンピュータの構成 | コンピュータの構成について詳細に説明できる。 | コンピュータの構成について理解する事ができる。 | コンピュータの構成について詳細に説明できる。 |
| コンピュータの性能を評価する事ができる | コンピュータの性能について詳細に説明することができる。 | コンピュータの性能について理解することができる。 | コンピュータの性能について説明することができない。 |
| CPU（MIPSアーキテクチャ）のソフトウェア | ソフトウェアの動作を詳細に説明する事ができる。 | ソフトウェアの動作について理解する事ができる。 | ソフトウェアの動作を説明する事ができない。 |
| CPU（MIPSアーキテクチャ）のハードウェア | ハードウェアの動作を詳細に説明する事ができる。 | ハードウェアの動作について理解する事ができる。 | ハードウェアの動作を説明する事ができない。 |
| ハードウェア記述言語を用いてCPU（MIPSアーキテクチャ）を実装 | 与えられた仕様のCPUを実装し、ソフトウェアが正しく実行される事をシミュレーションを通して確認する事ができる。 | 与えられた仕様のCPUを実装し、シミュレーションによる動作検証をする事ができる。 | 与えられた仕様のCPUを実装する事ができない。 |
学科の到達目標項目との関係
到達目標 C 1
説明
閉じる
JABEE d-1
説明
閉じる
教育方法等
概要:
コンピュータシステムのハードウェア構成とソフトウェア動作について理解する。
本科で学んだコンピュータアーキテクチャをベースに、コンピュータハードウェアの構成方式と設計技術について理解し、ハードウェア記述言語（ＶＨＤＬ）による設計手法を修得する。また、コンピュータの高速化のための構成と動作について学ぶ。
授業の進め方・方法:
授業では、座学に適宜演習を交えながら、CPUを構成するのALU、レジスタファイル、メモリ、制御回路部などの設計手法を修得する。
「Digital Design and Computer Architecture Second Edition」を中心に講義を進めるため予習復習が必要である。
講義内容の理解を確認するための演習を行い、レポートを課す。
注意点:
本科：コンピュータアーキテクチャ（４年）
専攻科：論理設計（１年）
最終評価＝期末試験80%＋課題20%
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
| 前期 |
| 1stQ |
| 1週 |
ガイダンス
組み合わせ回路についての復習
【予習・復習1時間】 |
ハードウェア記述言語（ＶＨＤＬ）を用いて、組合せ回路を実装し、シミュレーションによる動作確認をする事がすることができる。
|
| 2週 |
順序回路についての復習
【予習・復習1時間】 |
ハードウェア記述言語（ＶＨＤＬ）を用いて、順序回路を実装し、シミュレーションによる動作確認をする事ができる。
|
| 3週 |
制御回路についての復習
【予習・復習1時間】【課題4時間】 |
ハードウェア記述言語（VHDL）用いて、制御回路を実装し、シミュレーションによる動作確認をする事ができる。
|
| 4週 |
CPUの命令セットとハードウェア構成
【予習・復習1時間】 |
CPU命令とその動作を理解する事ができる。また、ハードウェアの構成方法を理解する事ができる。
|
| 5週 |
演算ユニットの構成法
【予習・復習1時間】 |
演算ユニットの構成について理解する事ができる。また、ハードウェア記述言語（VHDL）を用いて実装し、動作を検証する事ができる。
|
| 6週 |
記憶装置の構成法
【予習・復習1時間】 |
レジスタファイル、メモリの構成について理解する事ができる。また、ハードウェア記述言語（VHDL）を用いて実装し、動作を検証する事ができる。
|
| 7週 |
シングルサイクルプロセッサ（1）
【予習・復習1時間】 |
モデルＣＰＵの命令実行に基づき、データパス部と実行制御部の構成を理解する事ができる。
|
| 8週 |
シングルサイクルプロセッサ（2）
【予習・復習1時間】 |
モデルCPUを実装する事ができる。
|
| 2ndQ |
| 9週 |
シングルサイクルプロセッサ（3）
【予習・復習1時間】 |
実装したモデルCPUの動作をシミュレーションにより確認する事ができる。
|
| 10週 |
マルチサイクルプロセッサ（1）
【予習・復習1時間】 |
モデルＣＰＵの命令実行に基づき、データパス部と実行制御部の構成を理解する事ができる。
|
| 11週 |
マルチサイクルプロセッサ（2）
【予習・復習1時間】 |
モデルCPUを実装する事ができる。
|
| 12週 |
マルチサイクルプロセッサ（3）
【予習・復習1時間】【課題4時間】 |
実装したモデルCPUの動作をシミュレーションにより確認する事ができる。
|
| 13週 |
パイプラインプロセッサ
【予習・復習1時間】 |
ＣＰＵを高速化する手法であるパイプライン制御の構成方法を解説し、パイプライン制御による性能の向上について解析する。
|
| 14週 |
パイプラインハザードの回避
【予習・復習1時間】 |
構造ハザード、データハザード、制御ハザードについて、問題と対策を解説する。
|
| 15週 |
期末試験 |
コンピュータのハードウェアとソフトウェアについての理解を確認する事ができる。
|
| 16週 |
まとめ |
試験問題の解説を通し、授業内容を確認する事ができる。
|
モデルコアカリキュラムの学習内容と到達目標
| 分類 | 分野 | 学習内容 | 学習内容の到達目標 | 到達レベル | 授業週 |
| 専門的能力 | 分野別の専門工学 | 情報系分野 | 計算機工学 | 論理ゲートを用いて論理式を組合せ論理回路として表現することができる。 | 5 | 前1 |
| 与えられた組合せ論理回路の機能を説明することができる。 | 5 | 前1 |
| 組合せ論理回路を設計することができる。 | 5 | 前1 |
| フリップフロップなどの順序回路の基本素子について、その動作と特性を説明することができる。 | 5 | 前2 |
| レジスタやカウンタなどの基本的な順序回路の動作について説明できる。 | 5 | 前2 |
| 与えられた順序回路の機能を説明することができる。 | 5 | 前2 |
| 順序回路を設計することができる。 | 5 | 前2 |
| コンピュータを構成する基本的な要素の役割とこれらの間でのデータの流れを説明できる。 | 5 | 前7 |
| プロセッサを実現するために考案された主要な技術を説明できる。 | 5 | 前7 |
| メモリシステムを実現するために考案された主要な技術を説明できる。 | 5 | 前14 |
| 入出力を実現するために考案された主要な技術を説明できる。 | 5 | 前5,前6 |
| コンピュータアーキテクチャにおけるトレードオフについて説明できる。 | 5 | 前7,前14 |
| ハードウェア記述言語など標準的な手法を用いてハードウェアの設計、検証を行うことができる。 | 5 | 前1,前2,前3,前4,前5,前6,前9,前11 |
| 要求仕様に従って、標準的なプログラマブルデバイスやマイコンを用いたシステムを構成することができる。 | 5 | 前1,前2,前3,前4,前5,前6,前9,前11 |
評価割合
| 試験 | 課題 | 相互評価 | 態度 | ポートフォリオ | その他 | 合計 |
| 総合評価割合 | 80 | 20 | 0 | 0 | 0 | 0 | 100 |
| 基礎的能力 | 20 | 10 | 0 | 0 | 0 | 0 | 30 |
| 専門的能力 | 60 | 10 | 0 | 0 | 0 | 0 | 70 |
| 分野横断的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |