ディジタル回路

科目基礎情報

学校	鶴岡工業高等専門学校	開講年度	平成31年度 (2019年度)
授業科目	ディジタル回路
科目番号	68552	科目区分	専門 / 必修
授業形態	授業	単位の種別と単位数	学修単位: 2
開設学科	創造工学科（電気・電子コース）	対象学年	5
開設期	後期	週時間数	2
教科書/教材	オンラインテキスト
担当教員	佐藤 淳

到達目標

ハードウェア記述言語（HDL）によるディジタル回路設計手法について理解する。

ルーブリック

	理想的な到達レベルの目安	標準的な到達レベルの目安	未到達レベルの目安
評価項目1	合成可能なディジタル回路の設計ができる。	ディジタル回路のシミュレーションができる、	ディジタル回路の設計ができない。
評価項目2	合成可能なVHDL記述ができる。	シミュレーション可能なVHDL記述ができる。	VHDL記述ができない。
評価項目3	合成可能なVerilog記述ができる。	シミュレーション可能なVerilog記述ができる。	Verilog記述ができない。

教育方法等

概要:

ディジタル回路を主として論理数学的観点から学ぶ。ブール代数を学んだ後、組合せ論理回路の解析と設計方法を学ぶ。
次に、フリップフロップとその応用回路、さらに一般的な順序論理回路の解析と設計方法を学ぶ。また、ハードウェア記述言語（HDL）によるディジタル回路設計とシミュレーションを行う。

授業の進め方・方法:

インタラクティブな教材（英語）を援用し、HDLシミュレータによる演習を実施する。

注意点:

授業計画

		週	授業内容	週ごとの到達目標
後期
	3rdQ
		1週	論理回路の基礎	ブール代数の公理等を使い論理式の簡単化や等式の証明ができる。
		2週	ゲート回路	論理式から真理値表を書くことができる。
		3週	論理関数の展開定理	真理値表から論理式を導くことができる。
		4週	論理式の作成方法と簡単化	カルノー図を利用して論理式の簡単化ができる。
		5週	組合わせ論理回路	基本的な組合せ論理回路の設計ができる。
		6週	順序回路	特性表、遷移表、励起表を理解しFF の応用回路に利用できる。
		7週
		8週	VHDL によるハードウェア設計	ハードウェア記述言語（VHDL）を使用したハードウェ ア設計とシミュレーションによる動作確認ができる。
	4thQ
		9週
		10週
		11週
		12週	Verilog HDL によるハードウェア設計	ハードウェア記述言語（Verilog）を使用したハードウェ ア設計とシミュレーションによる動作確認ができる。
		13週
		14週
		15週
		16週

モデルコアカリキュラムの学習内容と到達目標

分類		分野	学習内容	学習内容の到達目標	到達レベル	授業週
基礎的能力	工学基礎	情報リテラシー	情報リテラシー	論理演算と進数変換の仕組みを用いて基本的な演算ができる。	4
				コンピュータのハードウェアに関する基礎的な知識を活用できる。	4

評価割合

	試験	発表	相互評価	態度	ポートフォリオ	その他	合計
総合評価割合	100	0	0	0	0	0	100
基礎的能力	30	0	0	0	0	0	30
専門的能力	50	0	0	0	0	0	50
分野横断的能力	20	0	0	0	0	0	20