到達目標
①ブール代数を理解し,組合せ回路を設計できる.
②フリップフロップを理解し,順序回路が設計できる。
③ディジタル応用回路について説明できる.
④ハードウェア記述言語について説明できる.
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 未到達レベルの目安 |
評価項目1 | 各授業項目の内容を理解し、応用できる。 | 各授業項目の内容を理解している。 | 各授業項目の内容を理解していない。 |
評価項目2 | | | |
評価項目3 | | | |
学科の到達目標項目との関係
学習・教育到達度目標 (B)
説明
閉じる
学習・教育到達度目標 (E)
説明
閉じる
教育方法等
概要:
ディジタル回路を設計するに当たって必要となる考え方や設計法を学習する.
授業の進め方・方法:
定期試験の成績を80%,課題,小テストの成績を20%として総合的に評価し,60点以上を合格とする.
中間試験は授業時間中に50分間の試験を実施する。期末試験は50分の試験を実施する.
注意点:
講義は集中して聴き,かつ理解する。復習を実施して,不明な点は授業の際に質問する.
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
前期 |
1stQ |
1週 |
ディジタル技術の基礎 |
ディジタルとアナログ,ディジタル回路とアナログ回路
|
2週 |
ディジタル回路の数表現1 |
2進数,16進数,2進数と16進数の相互変換
|
3週 |
ディジタル回路の数表現2 |
負数の表現,符号体系
|
4週 |
基本論理回路1 |
正論理と負論理,ダイオードによるANDゲート,ORゲート
|
5週 |
基本論理回路2 |
トランジスタによる論理回路
|
6週 |
ブール代数と基本論理演算 |
ブール代数の基本演算,ブール代数の基本定理
|
7週 |
前期中間試験 |
|
8週 |
組合せ回路1 |
真理値表から論理式の作成,論理式の簡単化
|
2ndQ |
9週 |
組合せ回路2 |
カルノー図を用いた簡単化
|
10週 |
代表的な組合せ回路1 |
エンコーダ,デコーダ,マルチプレクサ
|
11週 |
代表的な組合せ回路2 |
比較回路,誤り検出方式,誤り訂正符号
|
12週 |
2進演算と算術演算回路 |
2進加算,直列加算器,並列加算器,加算器を用いた減算
|
13週 |
情報を記憶する順序回路1 |
状態遷移表と状態遷移図,RSフリップフロップ
|
14週 |
情報を記憶する順序回路2 |
RSTフリップフロップ,Dフリップフロップ,Dラッチ
|
15週 |
情報を記憶する順序回路3 |
JKフリップフロップ,Tフリップフロップ
|
16週 |
|
|
後期 |
3rdQ |
1週 |
代表的な順序回路1 |
非同期式カウンタ
|
2週 |
代表的な順序回路2 |
同期式カウンタ
|
3週 |
代表的な順序回路3 |
レジスタ
|
4週 |
順序回路の設計1 |
入力条件によるカウンタの設計
|
5週 |
順序回路の設計2 |
特性方程式によるカウンタの設計
|
6週 |
順序回路の設計3 |
各種カウンタの設計
|
7週 |
後期中間試験 |
|
8週 |
ハードウェア記述言語 |
小規模回路,大規模回路,HDLの種類
|
4thQ |
9週 |
FPGA |
FPGAの基本原理,ルックアップ・テーブル
|
10週 |
VHDL開発環境 |
VHDLファイル,論理合成ツール,ネットリスト,配置配線ツール
|
11週 |
シミュレーションによるデバッグ |
論理シミュレーション,タイミングシミュレーション, テストベンチ
|
12週 |
VHDL記述 |
library部,use部,entity部,architecture部
|
13週 |
回路記述 |
組合せ回路,演算子,順序回路
|
14週 |
まとめ1 |
第1章~第7章までの章末問題の実施
|
15週 |
まとめ2 |
第8章~第10章までの章末問題の実施
|
16週 |
|
|
モデルコアカリキュラムの学習内容と到達目標
分類 | 分野 | 学習内容 | 学習内容の到達目標 | 到達レベル | 授業週 |
評価割合
| 試験 | 課題等 | 相互評価 | 態度 | ポートフォリオ | その他 | 合計 |
総合評価割合 | 80 | 20 | 0 | 0 | 0 | 0 | 100 |
基礎的能力 | 80 | 20 | 0 | 0 | 0 | 0 | 100 |
専門的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
分野横断的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |