到達目標
１．Verilog HDL の文法を説明できる。
２．Verilog HDL で記述された回路の動作（記述内容）を説明できる。
３．Verilog HDL で論理回路を設計できる。
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 未到達レベルの目安 |
| Verilog HDL の文法 | Verilog HDL の文法について明確に説明でき，これに関する演習問題を正確に解くことができる． | Verilog HDL の文法について説明でき，これに関する演習問題を解くことができる． | Verilog HDL の文法について明確に説明できず，これに関する演習問題を正確に解くことができない． |
| 回路の動作（記述内容）の説明 | 回路の動作（記述内容）について明確に説明でき，これに関する演習問題を正確に解くことができる． | 回路の動作（記述内容）について説明でき，これに関する演習問題を解くことができる． | 回路の動作（記述内容）について明確に説明できず，これに関する演習問題を正確に解くことができない． |
| 論理回路（CPUなど）の設計 | 論理回路の設計について明確に説明でき，これに関する演習問題を正確に解くことができる． | 論理回路の設計について説明でき，これに関する演習問題を解くことができる． | 論理回路の設計について明確に説明できず，これに関する演習問題を正確に解くことができない． |
学科の到達目標項目との関係
学習・教育到達度目標 ④
説明
閉じる
JABEE (A)
説明
閉じる
JABEE (d-1)
説明
閉じる
JABEE (g)
説明
閉じる
教育方法等
概要:
Verilog HDL の文法から基本回路の記述方法までと実用回路への応用を学ぶ．
講義はスライド資料による教授で行う．
授業の進め方・方法:
１．授業方法は、講義と演習とを組み合わせて行う．
２．この科目は学修単位のため、事前・事後学習として授業内容に合わせた演習問題を課題として出題し、解答の提出を求める．
注意点:
・授業内容は、4年次開講の ディジタル回路 を修得している前提で構成されている．
・C言語の基本的な知識とプログラミング能力を有していることが求められる．
・2/3以上の自学自習レポート（事前・事後学習成果）の提出を必須とする．各テーマについては、授業内容・方法に記載する．
授業の属性・履修上の区分
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
| 後期 |
| 3rdQ |
| 1週 |
ガイダンス
１．ディジタル回路設計事始め
（授業内容を要約・まとめる事後学習） |
ソフトウェアによるハードウェアの設計の概念と基礎を理解する
|
| 2週 |
２．Verilog-HDL 基本文法１
（教科書・レジメによる事前学習と、授業内容を要約・まとめる事後学習） |
Verilog HDL の基本文法を理解する．
|
| 3週 |
３．Verilog-HDL 基本文法２ シミュレータの取扱い
（教科書・レジメによる事前学習と、授業内容を要約・まとめる事後学習） |
Verilog HDL の基本文法とシミュレータの操作方法を理解する．
|
| 4週 |
４．回路記述 組合せ回路編１
（教科書・レジメによる事前学習と、授業内容をシミュレート・考察する事後学習） |
Verilog HDL による組合せ回路の記述を文法とシミュレーションとから理解する．
|
| 5週 |
５．回路記述 組合せ回路編２
（教科書・レジメによる事前学習と、授業内容をシミュレート・考察する事後学習） |
Verilog HDL による組合せ回路の記述文法とシミュレーションとからを理解する．
|
| 6週 |
６．回路記述 組合せ回路編３
（教科書・レジメによる事前学習と、授業内容をシミュレート・考察する事後学習） |
Verilog HDL による組合せ回路の記述を文法とシミュレーションとから理解する．
|
| 7週 |
７．回路記述 順序回路編１ 各種FF
（教科書・レジメによる事前学習と、授業内容をシミュレート・考察する事後学習） |
Verilog HDL による順序回路の記述を文法とシミュレーションとから理解する．
|
| 8週 |
中間試験
（試験勉強を事前・事後学習に代える） |
これまでの範囲を理解する．
|
| 4thQ |
| 9週 |
中間試験 解答と解説
８．回路記述 順序回路編２ 同期・非同期回路（教科書・レジメによる事前学習と、授業内容をシミュレート・考察する事後学習） |
中間試験問題を理解する．
Verilog HDL による順序回路の記述を文法とシミュレーションとから理解する．
|
| 10週 |
９．回路記述 順序回路編３ FSM
（教科書・レジメによる事前学習と、授業内容をシミュレート・考察する事後学習） |
Verilog HDL による順序回路の記述を文法とシミュレーションとから理解する．
|
| 11週 |
10．期末課題の説明と質疑応答
（教科書・レジメによる事前学習と、授業内容をシミュレート・考察する事後学習） |
期末課題問題の解法指針を理解し、設計する．
|
| 12週 |
11．回路記述 応用・実用編１
（教科書・レジメによる事前学習と、授業内容をシミュレート・考察する事後学習） |
Verilog HDL による応用・実用回路の記述をシミュレーションから理解する．
|
| 13週 |
12．回路記述 応用・実用編２
（教科書・レジメによる事前学習と、授業内容をシミュレート・考察する事後学習） |
Verilog HDL による応用・実用回路の記述をシミュレーションから理解する．
|
| 14週 |
13．回路記述 質疑応答と演習
（教科書・レジメによる事前学習と、授業内容をシミュレート・考察する事後学習） |
期末課題問題に関する質疑応答を通して解法・問題点を理解する．
|
| 15週 |
14．回路記述 質疑応答と演習
（教科書・レジメによる事前学習と、授業内容をシミュレート・考察する事後学習） |
期末課題問題に関する質疑応答を通して問題点を理解し、成果を取りまとめる．
|
| 16週 |
期末課題の提出（定期試験） |
|
モデルコアカリキュラムの学習内容と到達目標
| 分類 | 分野 | 学習内容 | 学習内容の到達目標 | 到達レベル | 授業週 |
| 専門的能力 | 分野別の専門工学 | 情報系分野 | 計算機工学 | ハードウェア記述言語など標準的な手法を用いてハードウェアの設計、検証を行うことができる。 | 4 | 後4,後5,後6,後7,後8,後9,後10,後11,後12,後13,後14,後15,後16 |
評価割合
| 中間試験 | 発表 | 相互評価 | 態度 | ポートフォリオ | 期末課題 | 課題 | 合計 |
| 総合評価割合 | 35 | 0 | 0 | 0 | 0 | 35 | 30 | 100 |
| 基礎的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 専門的能力 | 35 | 0 | 0 | 0 | 0 | 35 | 30 | 100 |
| 分野横断的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |