到達目標
トランジスタレベルの論理回路の動作の解析ができる。
CMOS論理ゲートの動作速度と消費電力を説明できる。
ラッチおよびメモリの構成方法を説明できる。
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 未到達レベルの目安 |
| 評価項目1 | トランジスタレベルの論理回路の動作を解析できる。 | 半導体の構造、製品類、トランジスタレベルの論理回路の動作の基本定な解析ができる。 | トランジスタレベルの論理回路の動作の解析ができない。 |
| 評価項目2 | CMOS論理ゲートの動作速度と消費電力を説明できる。 | CMOS論理ゲートの動作速度と消費電力の基礎事項を説明できる。 | CMOS論理ゲートの動作速度と消費電力を説明できない。 |
| 評価項目3 | ラッチおよびメモリの構成方法を説明できる。 | ラッチおよびメモリの構成方法の基本事項を説明できる。 | ラッチおよびメモリの構成方法を説明できない。 |
学科の到達目標項目との関係
教育方法等
概要:
ディジタル集積回路を中心に、トランジスタレベルの論理ゲートの動作および構成方法について学ぶ。
授業の進め方・方法:
座学
注意点:
3年および4年の『電子デバイス基礎』および『電子回路』を前提とする。
授業の属性・履修上の区分
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
| 前期 |
| 1stQ |
| 1週 |
CMOS組合わせ回路 |
基本論理ゲート
|
| 2週 |
CMOS組合わせ回路 |
複合論理ゲート
|
| 3週 |
集積回路の動作速度 |
MOSトランジスタ
|
| 4週 |
集積回路の動作速度 |
寄生容量
|
| 5週 |
CMOS回路の遅延時間 |
CMOSインバータの遅延時間
|
| 6週 |
CMOS回路の遅延時間 |
RC遅延モデル
|
| 7週 |
中間試験 |
|
| 8週 |
伝送ゲート |
伝送ゲート
|
| 2ndQ |
| 9週 |
CMOS記憶回路 |
ラッチとフィリップフロップ
|
| 10週 |
CMOS記憶回路 |
SRAM
|
| 11週 |
タイミング設計 |
同期回路とタイミング設計
|
| 12週 |
設計方式と設計フロー |
設計方式と設計フロー
|
| 13週 |
低消費電力設計 |
消費電力の計算
|
| 14週 |
低消費電力設計 |
低消費電力設計技術
|
| 15週 |
期末試験 |
|
| 16週 |
|
|
評価割合
| 試験 | 発表 | 相互評価 | 態度 | ポートフォリオ | レポート | 合計 |
| 総合評価割合 | 100 | 0 | 0 | 0 | 0 | 0 | 100 |
| 基礎的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 専門的能力 | 100 | 0 | 0 | 0 | 0 | 0 | 100 |
| 分野横断的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |