到達目標
□組み合わせ回路,順序回路を構成する要素の個別動作について説明ができる.
□ハードウェア記述言語を用いて回路動作を記述することができる.
□ハードウェア記述言語が,実際に動作する回路になるまでの手順を説明できる.
□小規模,中規模の回路を設計し,テストすることができる.
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 未到達レベルの目安 |
評価項目1 | 与えられた仕様に対して,組み合わせ回路,順序回路を用いて,仕様を満たす機能を回路で設計することができる. | 与えられた仕様に対して,組み合わせ回路,順序回路を用いて,機能を実現する構成案を元に回路を設計することができる. | 与えられた仕様を,組み合わせ回路,順序回路を用いて実現することができない. |
評価項目2 | ハードウェア記述言語を用いて回路の設計,およびシミュレーションを自律的に行うことができる. | ハードウェア記述言語を用いて回路の設計,およびシミュレーションをある程度の手がかりを元に実現することができる. | ハードウェア記述言語を用いて回路の設計,およびシミュレーションを行うことができない. |
評価項目3 | 中規模回路(100~1000ゲート程度)を自分で設計し,評価することができる. | 小規模回路(100ゲート弱)を自分で設計し,評価することができる. | 設計の詳細情報がない状態から,自分で回路を設計することができない. |
学科の到達目標項目との関係
教育方法等
概要:
本事業では,ハードウェア記述言語を用いた回路設計,および実機(FPGA)を用いた動作実習までを範囲とする.
今日のICTの発展はソフトウェア技術とハードウェア技術の両方の研究・開発に依る部分が大きい.本授業ではその中でもハードウェア技術,
その中でも小・中規模の回路設計技術について学習するものとする.
本授業では「回路を構成す各種素子に関する知識」,「組み合わせ回路と順序回路の構成方法」,「基礎的な機能を有するマイクロコントローラの設計」,「各種高速化技術の導入」が主たる内容で,
座学を行った後に,FPGA(Feild Programmable Gate Array)と呼ばれる再構成可能なハードウェアを用いて実習形式で回路を設計する.
授業の進め方・方法:
教科書:木村 真也,わかるVerilog HDL入門―文法の基礎から論理回路設計,論理合成,実装まで(CQ出版,2006年)
参考書:小林 優,入門Verilog HDL記述―ハードウェア記述言語の速習&実(CQ出版,2004年)
その他:必要に応じてプリント配布
注意点:
本科目は授業時間30時間に加えて,自学自習時間60時間が授業の前後に必要となります.前提となる科目は特にありませんが,「論理回路」,「デジタル回路」,「プログラミング」の知識があると導入が早いと思います.また,準備している機材数の都合上,授業内容の微調整,または受講人数の制限を設ける可能性があります.
授業の属性・履修上の区分
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
前期 |
1stQ |
1週 |
イントロダクション(座学) |
ガイダンス.授業の進め方と背景となる情報について説明する.
|
2週 |
組み合わせ回路と順序回路(座学) |
組み合わせ回路と順序回路の違い,およびそれぞれの設計方法
|
3週 |
ハードウェア記述言語を用いた回路設計(座学) |
一般的な回路の設計フローとFPGAを対象とした設計フローについて説明する.
|
4週 |
FPGAによる回路設計(1)(演算回路と結果表示用回路の設計)(レポート1) |
加算器等の簡単な多ビット演算回路の設計と外部表示用ドライバ回路との接続,および実機による動作確認
|
5週 |
状態マシンを用いた回路設計(座学) |
状態遷移図とそれを実現する回路構成,HDLを用いた記述方法
|
6週 |
FPGAによる回路設計(2)(タイマ回路の設計と検証) |
タイマ回路および表示部分の設計とFPGA実装
|
7週 |
FPGAによる回路設計(3)(タイマ回路の設計と検証)(レポート2) |
タイマ回路および表示部分の設計とFPGA実装
|
8週 |
マイクロコントローラの動作原理(座学) |
マイクロコントローラの基本構成,各要素の意味,実際の動作
|
2ndQ |
9週 |
FPGAによる回路設計(4)(マイクロコントローラの設計) |
基礎的マイクロコントローラの設計とFPGA実装
|
10週 |
FPGAによる回路設計(5)(マイクロコントローラの設計)(レポート3) |
基礎的マイクロコントローラの設計とFPGA実装
|
11週 |
パイプライン化による回路の高速化(座学) |
一般論としてのパイプライン,レイテンシとスループット,パイプライン化されたマイクロコントローラの構成
|
12週 |
FPGAによる回路設計(6)(パイプライン化されたマイクロコントローラの設計) |
マイクロコントローラのパイプライン化設計とそのFPGA実装
|
13週 |
FPGAによる回路設計(7)(パイプライン化されたマイクロコントローラの設計) |
マイクロコントローラのパイプライン化設計とそのFPGA実装
|
14週 |
発表資料作成 |
パイプライン化されたFPGAの説明用スライド作成
|
15週 |
最終発表(作成したシステムの説明) |
個人,もしくはグループ毎に発表(発表時間は受講者数に依存,想定は質問時間を含めて7から10分)
|
16週 |
|
|
評価割合
| 小レポート | 発表 | 最終レポート | 合計 |
総合評価割合 | 40 | 20 | 40 | 100 |
基礎的能力 | 40 | 0 | 0 | 40 |
専門的能力 | 0 | 0 | 40 | 40 |
分野横断的能力 | 0 | 20 | 0 | 20 |