到達目標
1. 各種フリップフロップの回路図、状態遷移表、励起表を説明できる。
2. 非同期式および同期式カウンタの動作を説明できる。
3. 非同期式および同期式カウンタを設計できる。
4. 有限状態機械を用いて順序回路を設計できる。
5. FPGAやASICによるシステム実装の仕組みを説明できる。
6. 集積回路設計フローが理解できる。
7. 論理合成可能なHDL記述ができる。
8. 論理合成の制約条件を設定できる。
9. 論理シミュレーションによる動作検証ができる。
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 未到達レベルの目安 |
| 到達目標 項目1 | 各種フリップフロップの動作や回路構成に関する応用的な問題を解くことができる。 | 各種フリップフロップの動作や回路構成に関する基本的な問題を解くことができる。 | 各種フリップフロップの動作や回路構成に関する問題を解くことができない。 |
| 到達目標 項目2, 3, 4 | 応用的な順序回路について、その動作を説明でき、設計ができる。 | 基本的な順序回路について、その動作を説明でき、設計ができる。 | 順序回路について、その動作を説明できず、設計ができない。 |
| 到達目標 項目5, 6, 7, 8, 9 | 専用回路の設計フローを理解し、与えられた仕様を満たす回路を設計することができる。 | 専用回路の設計フローを理解し、基本的な回路を設計できる。 | 専用回路の設計フローを理解しておらず、基本的な回路の設計ができない。 |
学科の到達目標項目との関係
本科学習目標 1
説明
閉じる
本科学習目標 2
説明
閉じる
教育方法等
概要:
2年次「ディジタル回路」では、ANDやORなどの論理素子を組み合わせて作られる組合せ回路について学習した。本科目では、まず、回路内で値を覚えておくことのできるフリップフロップを含む回路（順序回路）について、その動作原理と設計法について学習し、代表的な順序回路の動作を説明できる能力を身につけるとともに，簡単な順序回路の設計問題を解決できる能力を身につけることを目標とする。続いて、より実践的なディジタル回路設計のため、システムにおける専用ハードウェアの役割に加え，ハードウェア記述言語を用いた設計方法について学ぶ。FPGAと呼ばれるプログラム可能なハードウェアへの実装を通して、設計した回路の動作検証を行い、実績的な回路を設計する能力を身に付ける。
授業の進め方・方法:
【事前事後学習など】
授業内容の理解を深めるため、課題（前期は問題演習、後期は設計演習）を課す。
【関連科目】
電子情報工学基礎Ⅰ・Ⅱ，コンピュータアーキテクチャ，ディジタル回路，システム設計演習
注意点:
前期：問題演習を課すので、自らの手で問題を解くことを通して、学習内容の定着に努めること。
教科書を使用するが、学習内容に応じて、解説のためにプリントを配布する。
後期：主に、回路の設計と動作確認を行う実習形式で授業を進める。設計課題を課す。
【評価方法・評価基準】
前期末試験、後期中間試験、学年末試験、課題を実施する。成績の評価基準として50点以上を合格とする。
前期評価：前期末試験（６０％），問題演習（４０％）
後期評価：後期中間試験（３０％），学年末試験（３０％），問題演習（４０％）
学年末評価：前期評価（５０％），後期評価（５０％）
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
| 前期 |
| 1stQ |
| 1週 |
フリップフロップ（１）RS-FF |
各種フリップフロップの回路図、状態遷移表、励起表を説明できる。
|
| 2週 |
フリップフロップ（２）JK－FF |
各種フリップフロップの回路図、状態遷移表、励起表を説明できる。
|
| 3週 |
フリップフロップ（３）D-FF・T－FF |
各種フリップフロップの回路図、状態遷移表、励起表を説明できる。
|
| 4週 |
フリップフロップ（４）マスター・スレーブ型とエッジトリガ型 |
各種フリップフロップの回路図、状態遷移表、励起表を説明できる。
|
| 5週 |
フリップフロップ（５）フリップフロップの変換 |
各種フリップフロップの回路図、状態遷移表、励起表を説明できる。
|
| 6週 |
レジスタ |
非同期式および同期式カウンタの動作を説明できる。
|
| 7週 |
非同期式カウンタ |
非同期式および同期式カウンタの動作を説明できる。非同期式および同期式カウンタを設計できる。
|
| 8週 |
同期式カウンタ |
非同期式および同期式カウンタの動作を説明できる。
|
| 2ndQ |
| 9週 |
同期式カウンタ設計法（１） |
非同期式および同期式カウンタを設計できる。
|
| 10週 |
同期式カウンタ設計法（２） |
非同期式および同期式カウンタを設計できる。
|
| 11週 |
その他のカウンタ |
非同期式および同期式カウンタの動作を説明できる。
|
| 12週 |
有限状態機械 |
有限状態機械を用いて順序回路を設計できる。
|
| 13週 |
順序回路設計法（１） |
有限状態機械を用いて順序回路を設計できる。
|
| 14週 |
順序回路設計法（２） |
有限状態機械を用いて順序回路を設計できる。
|
| 15週 |
前期復習 |
|
| 16週 |
|
|
| 後期 |
| 3rdQ |
| 1週 |
システムにおける専用ハードウェアの役割・HDL概要 |
HDLを用いた設計フローを説明できる。
|
| 2週 |
組み合わせ論理回路のHDL記述 |
HDLを用いて組み合わせ回路を設計できる。
|
| 3週 |
実習（１）（組み合わせ論理回路） |
HDLを用いて組み合わせ回路を設計できる。
|
| 4週 |
実習（２）（回路シミュレーション） |
HDLを用いて記述された回路のシミュレーションができる。
|
| 5週 |
順序回路のHDL記述 |
HDLを用いて順序回路を設計できる。
|
| 6週 |
実習（３）（カウンタ） |
HDLを用いて順序回路を設計できる。
|
| 7週 |
実習（４）（分周回路） |
HDLを用いて順序回路を設計できる。
|
| 8週 |
順序回路・有限状態機械のHDL記述 |
HDLを用いて有限状態機械を設計できる。
|
| 4thQ |
| 9週 |
実習（５）（ステートマシン１） |
HDLを用いて有限状態機械を設計できる。
|
| 10週 |
実習（６）（ステートマシン２） |
HDLを用いて有限状態機械を設計できる。
|
| 11週 |
FPGAとその設計フロー |
FPGA設計フローを説明できる。
|
| 12週 |
実習（７）（FPGA設計演習１） |
回路をFPGA上に実装し、動かすことができる。
|
| 13週 |
実習（７）（FPGA設計演習２） |
回路をFPGA上に実装し、動かすことができる。
|
| 14週 |
実習（７）（FPGA設計演習３） |
回路をFPGA上に実装し、動かすことができる。
|
| 15週 |
後期復習 |
|
| 16週 |
|
|
モデルコアカリキュラムの学習内容と到達目標
| 分類 | 分野 | 学習内容 | 学習内容の到達目標 | 到達レベル | 授業週 |
| 専門的能力 | 分野別の専門工学 | 情報系分野 | 計算機工学 | 与えられた組合せ論理回路の機能を説明することができる。 | 4 | |
| フリップフロップなどの順序回路の基本素子について、その動作と特性を説明することができる。 | 4 | |
| レジスタやカウンタなどの基本的な順序回路の動作について説明できる。 | 4 | |
| 与えられた順序回路の機能を説明することができる。 | 4 | |
| 順序回路を設計することができる。 | 4 | |
評価割合
| 試験 | 課題 | 合計 |
| 総合評価割合 | 60 | 40 | 100 |
| 基礎的能力 | 0 | 0 | 0 |
| 専門的能力 | 60 | 40 | 100 |
| 分野横断的能力 | 0 | 0 | 0 |