到達目標
論理回路の挙動や設計法について理解し,論理回路に関する基礎的な事項が理解できることで学習教育目標(D-1)の達成とし,回路設計法や回路動作について説明できることで学習教育目標(D-2)の達成とする.
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 未到達レベルの目安 |
評価項目1 | ブール代数やカルノー図を用いて基本的な組み合わせ回路の設計が十分にできる. | ブール代数やカルノー図を使用して基本的な組み合わせ回路を設計できる. | ブール代数やカルノー図を用いて基本的な組み合わせ回路設計ができない. |
評価項目2 | 順序回路を構成するFFの動作を理解し,応用的な回路が設計できる. | 順序回路を構成するFFの動作を理解し,基本的な回路が設計できる. | 順序回路を構成するFFの動作を理解し,基本的な回路が設計できない. |
評価項目3 | 機能ブロックの動作や特徴を十分に理解できる. | 機能ブロックの動作や特徴の基本が理解できる. | 機能ブロックの動作や特徴を理解できない. |
学科の到達目標項目との関係
学習・教育到達度目標 (D-1)
説明
閉じる
学習・教育到達度目標 (D-2)
説明
閉じる
JABEE 産業システム工学プログラム
説明
閉じる
教育方法等
概要:
機器制御などに用いられるディジタルシステムを構築する上で必要となる論理素子の動作や論理回路要素の機能,取り扱い等の知識や論理回路設計法について学び,ディジタルシステム設計に必要な基礎的素養について学ぶ.
本科目は,企業で回路設計やソフトウェア開発等を担当していた教員が,その経験を活かし,ディジタルシステム設計等について講義形式で授業を行うものである.
授業の進め方・方法:
授業方法は講義を中心とし,演習問題や課題を課す.
なお,この科目は学修単位科目であり,授業時間30時間に加えて,自学自習時間60時間が必要である.事前・事後学習として課題等を与える.
注意点:
<成績評価>試験(70%)およびレポート課題(30%)の合計100点満点で(D-1)および(D-2)を評価し,合計の6割以上を獲得した者を合格とする.
<オフィスアワー>専門分野に関する内容は,放課後 16:00~17:00,電子制御工学科棟1F生産技術実験準備室(小野).その他については,月曜日 16:00~17:00,電子制御工学科棟2F第3教員室(中山).この時間にとらわれず必要に応じて来室可.
<先修科目・後修科目>先修科目は電子工学,電子回路
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
前期 |
1stQ |
1週 |
ディジタルシステムの基本 |
ディジタルシステムとは何かをアナログシステムと比較して説明できる.
|
2週 |
論理IC の機能と電気的特 |
論理ICの機能や電気的特性が説明できる.
|
3週 |
ブール代数 |
ブール代数の法則を用いた代数演算ができる.
|
4週 |
カルノー図 |
カルノー図を用いた組み合わせ回路記述ができる.
|
5週 |
組合せ回路の設計 |
組み合わせ回路の簡単な例を設計できる.
|
6週 |
組合せ回路と順序回路 |
組合せ回路と順所回路の違いが説明できる.
|
7週 |
RS-FF,D-FF |
RS-FF, D-FFの動作について説明できる.
|
8週 |
JK-FF, T-FF |
JK-FF, T-FFの動作について説明できる.
|
2ndQ |
9週 |
理解度の確認 |
論理回路の基本要素に関する理解度の確認.
|
10週 |
カウンタ |
同期式・非同期式カウンタについて説明できる.
|
11週 |
シフトレジスタ |
シフトレジスタの動作が説明できる.
|
12週 |
比較回路 |
一致,大小比較回路について説明できる.
|
13週 |
数値表現 |
ディジタルシステムにおける数値表現が説明できる.
|
14週 |
加算回路1 |
ハーフアダー,フルアダーについて説明できる.
|
15週 |
加算回路2 |
多bitの加減算回路およびキャリルックアヘッド加算回路について説明できる.
|
16週 |
前期末到達度試験 |
|
評価割合
| 試験 | 小テスト | 平常点 | レポート | その他 | 合計 |
総合評価割合 | 70 | 0 | 0 | 30 | 0 | 100 |
配点 | 70 | 0 | 0 | 30 | 0 | 100 |