到達目標
Intel社製MCS-4システムの内部構造を理解するとともに，CPUである4004などをVerilogにより回路構築することによって，学習教育目標(D-1)(D-2)の達成とする．
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 未到達レベルの目安 |
| Verilog | Verilogの構文を理解し使用ができる． | Verilogの構文を理解できる． | Verilogの構文を理解でない． |
| FPGAによるROMおよびRAMの実装 | ROMおよびRAMの構造を理解し完全な実装できる． | ROMおよびRAMの構造を理解し，概ね実装できる． | ROMおよびRAMの構造を理解できない． |
| MCS-4の実装 | CPUの構造を理解し完全な実装できる． | CPUの構造を理解し概ね実装できる． | CPUの構造を理解できない． |
学科の到達目標項目との関係
(D-1)
説明
閉じる
(D-2)
説明
閉じる
産業システム工学プログラム
説明
閉じる
教育方法等
概要:
近年，ディジタル回路を設計するときの多くは，汎用ロジックICを用いず，代わりにVerilog などのハードウェア記述言語とFPGAを用いていることが増えてきている．この講義では，原始的なCPUを構築することを題材としており，先修科目の集積回路設計で習得したVerilogを用いて，より大規模な回路を構築できることを目的としている．
授業の進め方・方法:
CPUの構造を再確認するため，インテル4004とともに4001および4002の内部構造について理解する．その後，Verilog HDLにより各ブロックについて実装していき，最終的にMCS-4をVerilogに構築する．
注意点:
＜成績評価＞ 前期末達成度試験などの試験（30%），レポート課題（60%），平常点(10%)の合計100点満点で目標（D-1）及び（D-2）の達成度を総合的に評価する．合計で6割以上を達成した者をこの科目の合格者とする．
＜オフィスアワー＞月曜日16:00～17:00，電子情報工学科１F芦田教員室
＜先修科目＞集積回路設計，電気回路，電子回路
＜備考＞集積回路設計で学んだVerilogについて，復習しておくことが望まれる．また，計算機とりわけCPUの構造について復習しておくこと．
なお、本科目は学修単位科目であり，授業時間３0時間に加えて，自学自習時間３0時間が必要である．
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
| 前期 |
| 1stQ |
| 1週 |
Verilog HDLの復習(1) |
順序回路，組み合わせ回路などの基本的な回路について理解を深める．
|
| 2週 |
Verilog HDLの復習(2) |
FPGAによるドットマトリクスディスプレイの制御方法を理解できる．
|
| 3週 |
FPGAによるROMの実装(1) |
インテル4001(ROM)の内部構造を理解できる．
|
| 4週 |
FPGAによるROMの実装(2) |
FPGA上に4001を構築できる．
|
| 5週 |
FPGAによるROMの実装(3) |
FPGA上に4001を構築できる．
|
| 6週 |
FPGAによるRAMの実装(1) |
インテル4002(RAM)の内部構造を理解できる．
|
| 7週 |
FPGAによるRAMの実装(2) |
FPGA上に4002を構築できる．
|
| 8週 |
FPGAによるRAMの実装(3) |
FPGA上に4002を構築できる．
|
| 2ndQ |
| 9週 |
FPGAによるCPUの実装(1) |
インテル4004(CPU)の内部構造を理解できる．
|
| 10週 |
FPGAによるCPUの実装(2) |
インテル4004(CPU)の内部構造を理解できる．
|
| 11週 |
FPGAによるCPUの実装(3) |
FPGA上に4004を構築できる．
|
| 12週 |
FPGAによるCPUの実装(4) |
FPGA上に4004を構築できる．
|
| 13週 |
MCS-4の実装(1) |
インテルMCS-4の全体的な動作原理を説明できる．
|
| 14週 |
MCS-4の実装(2) |
FPGA上にMCS-4を構築できる．
|
| 15週 |
MCS-4の実装(3) |
FPGA上にMCS-4を構築できる．
|
| 16週 |
前期末達成度試験 |
|
評価割合
| 試験 | 小テスト | 平常点 | レポート | その他 | 合計 |
| 総合評価割合 | 30 | 0 | 10 | 60 | 0 | 100 |
| 配点 | 30 | 0 | 10 | 60 | 0 | 100 |