到達目標
SHプロセッサを対象とし，プロセッサの基本動作や周辺デバイスについての概念が理解し説明できること．これらの内容を満たして，学習・教育目標の(D-2)の達成とする．
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 未到達レベルの目安 |
| 評価項目1 | CPUのバスシステム動作を理解して，具体的な回路が設計できる． | CPUのバスシステムの動作が説明できる． | CPUのバスシステムの動作が説明できない． |
| 評価項目2 | メモリ素子の動作や構造，特徴を理解し，メモリシステム設計ができる． | メモリ素子の動作や構造，特徴を説明できる． | メモリ素子の動作や構造，特徴を説明できない． |
| 評価項目3 | コンピュータシステム周辺デバイスの動作や機能を説明でき，システム設計に利用できる． | コンピュータシステム周辺デバイスの動作や機能を理解できる． | コンピュータシステム周辺デバイスの動作や機能を説明できない． |
学科の到達目標項目との関係
教育方法等
概要:
SH系プロセッサを例とし，プロセッサの動作および周辺デバイスの利用方法について理解し，組込み系マイクロプロセッサ応用システム開発技術に関する素養を養う．
授業の進め方・方法:
・授業方法は講義を中心とし，演習問題や課題を課す．なお，この科目は学修単位科目であり，授業時間30時間に加えて，自学自習時間60時間が必要である．事前・事後学習として課題等を与える．
注意点:
＜成績評価＞試験(７0%)およびレポート課題(３0%)の合計100点満点で(D-2)を評価し，合計の6割以上を獲得した者を合格とする．
＜オフィスアワー＞放課後 16:00 ～ 17:00，電子制御工学科棟1F 生産技術実験準備室．この時間にとらわれず必要に応じて来室可．
なお，本科目は学修単位科目であり，授業時間30時間に加えて，自学自習時間60時間が必要です．
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
| 前期 |
| 1stQ |
| 1週 |
マイクロプロセッサとしてのSH |
SHプロセッサの基本アーキテクチャについて説明できる．
|
| 2週 |
CISCとRISC |
CISCとRISCの違いについて説明できる．
|
| 3週 |
SHプロセッサの命令処理系 |
SHプロセッサのパイプライン処理の概要について説明できる．
|
| 4週 |
バスシステム１ |
CPUにおけるバスシステムの基本動作が理解できる．
|
| 5週 |
バスシステム２ |
SHにおけるバスサイクル図を読むことができる．
|
| 6週 |
バスシステム３ |
デバイス毎のバス動作の概要が理解できる．
|
| 7週 |
メモリデバイス |
SRAMおよびDRAMの動作が理解できる．
|
| 8週 |
メモリシステムとSRAMインターフェース |
SRAMを用いたメモリシステムが設計できる．
|
| 2ndQ |
| 9週 |
バイト選択付SRAMインターフェース |
バイト選択付SRAMを用いたメモリシステムが設計できる．
|
| 10週 |
SDRAMインターフェース1 |
SDRAMのインターフェース方法について理解できる．
|
| 11週 |
SDRAMインターフェース2 |
SDRAMを用いたメモリシステムが設計できる．
|
| 12週 |
DMA |
DMAの基本的な動作や使用目的が理解できる．
|
| 13週 |
DMAコントローラ |
DMAコントローラによるDMA転送方法が理解できる．
|
| 14週 |
割込み処理1 |
割込み処理の目的と動作が理解できる．
|
| 15週 |
割込み処理2
|
SHにおける割込み優先度の考え方が理解できる．
|
| 16週 |
試験 |
|
評価割合
| 試験 | 小テスト | 平常点 | レポート | その他 | 合計 |
| 総合評価割合 | 70 | 0 | 0 | 30 | 0 | 100 |
| 配点 | 70 | 0 | 0 | 30 | 0 | 100 |