電子制御回路

科目基礎情報

学校 岐阜工業高等専門学校 開講年度 平成29年度 (2017年度)
授業科目 電子制御回路
科目番号 0227 科目区分 専門 / 必修
授業形態 講義 単位の種別と単位数 学修単位: 1
開設学科 電子制御工学科 対象学年 4
開設期 前期 週時間数 1
教科書/教材 図解VHDL実習(第2版)― ゼロからわかるハードウェア記述言語 ―(堀 桂太郎著,森北出版,2011.2)
担当教員 藤田 一彦

目的・到達目標

以下の各項目を到達目標とする。
①ハードウェア記述言語VHDLの理解
②VHDLを用いた回路設計法や階層設計に関する理解
③CPLD/FPGAの仕組みや使い方の理解
④加算器,減算器,エンコーダ,デコーダ,マルチプレクサなどの組合せ回路の理解
⑤フリップフロップ,シフトレジスタ,  n進カウンタなどの順序回路の理解
⑥Altera社のQuartusⅡWeb Editionを利用したHDLによる回路設計ができること

ルーブリック

理想的な到達レベルの目安標準的な到達レベルの目安未到達レベルの目安
ハードウェア記述言語VHDLに関する問題を正確(8割以上)に解くことができる。ハードウェア記述言語VHDLに関する問題をほぼ正確に解くことができる。ハードウェア記述言語VHDLに関する問題を6割未満しか解くことができない。
VHDLを用いた回路設計法や階層設計に関する問題を正確(8割以上)に解くことができる。VHDLを用いた回路設計法や階層設計に関する問題をほぼ正確に解くことができる。VHDLを用いた回路設計法や階層設計に関する問題を6割未満しか解くことができない。
CPLD/FPGAの仕組みや使い方に関する問題を正確(8割以上)に解くことができる。CPLD/FPGAの仕組みや使い方に関する問題をほぼ正確に解くことができる。CPLD/FPGAの仕組みや使い方に関する問題を6割未満しか解くことができない。
加算器,減算器,エンコーダ,デコーダ,マルチプレクサなどの組合せ回路の設計に関する問題を正確(8割以上)に解くことができる。加算器,減算器,エンコーダ,デコーダ,マルチプレクサなどの組合せ回路の設計に関する問題をほぼ正確に解くことができる。加算器,減算器,エンコーダ,デコーダ,マルチプレクサなどの組合せ回路の設計に関する問題を6割未満しか解くことができない。
フリップフロップ,シフトレジスタ,n進カウンタなどの順序回路の設計に関する問題を正確(8割以上)に解くことができる。フリップフロップ,シフトレジスタ,n進カウンタなどの順序回路の設計に関する問題をほぼ正確に解くことができる。フリップフロップ,シフトレジスタ,n進カウンタなどの順序回路の設計に関する問題を6割未満しか解くことができない。
Altera社のQuartusⅡWeb Editionを利用したHDLによる回路設計が十分にできる。Altera社のQuartusⅡWeb Editionを利用したHDLによる回路設計がある程度できる。Altera社のQuartusⅡWeb Editionを利用したHDLによる回路設計ができない。

学科の到達目標項目との関係

教育方法等

概要:
ハードウェア記述言語VHDLを用いた組合せ回路や順序回路等の論理回路設計法を理解する。授業では,回路設計環境としてAltera社のQuartusⅡWeb Editionを使用し,設計した回路を各自がFPGA学習ボード(EDA-002)に書き込んで動作確認をする。本授業では,座学と回路設計実習を行うことにより,VHDLによる回路設計法を修得することができる。
授業の進め方と授業内容・方法:
授業では,パソコンとAltera社のQuartusⅡWeb Editionを使用してVHDL記述,動作シミュレーション等を行って,実際に設計した回路をFPGA学習ボード(EDA-002)に書込み,その動作確認をする。回路設計演習を中心に行なうので,設計のためのディジタル回路の基礎をよく復習しておくこと。設計した回路は,レポートにして提出すること。
注意点:
実際にQuartusⅡWeb Editionを使用してVHDL記述し、回路設計を行った結果を、課題レポートとしてまとめ提出すること。授業時間だけではこの課題は終わらないので、各自がPCなど準備し課題演習ができる環境を備えておくとよい。なお、成績評価に教室外学修の内容は含まれる。
学習・教育目標:(D-4)100%
JABEE基準1(1):(d)(100%)

授業計画

授業内容・方法 週ごとの到達目標
前期
1stQ
1週 ディジタル回路設計法の基礎 ディジタル回路設計法の基礎について理解する。
(教室外学修)組合せ論理回路,順序論理回路に関する課題
2週 CPLD/FPGAの基礎
(ALのレベルC)
CPLD/FPGAデバイスの基礎事項について理解する。
(教室外学修)CPLD/FPGAについての課題
3週 ハードウェア記述言語VHDLの基礎 ハードウェア記述言語VHDLの基礎について理解する。
(教室外学修)回路図入力設計に関する演習
4週 開発ツール Altera社QuartusⅡ Web Editionの操作実習
(ALのレベルC)
開発ツール Altera社QuartusⅡ Web Editionの使い方を理解し、操作することができる。
(教室外学修)QuartusⅡ Web Editionの操作実習1
5週 回路設計の流れ:VHDLの書き方
(ALのレベルC)
VHDLの書き方を理解し、簡単なディジタル回路を記述する。
(教室外学修)QuartusⅡ Web Editionの操作実習2
6週 組合せ回路の設計Ⅰ:VHDLの文法の基礎
(ALのレベルC)
VHDLの文法を理解し、ディジタル回路を機能記述する方法を理解する。
(教室外学修)VHDLの書き方に関する演習
7週 組合せ回路の設計Ⅱ:加算器と減算器,エンコーダなど VHDLを用いて、加算器や減算器、エンコーダなどを記述する。
(教室外学修)エンコーダ・デコーダ回路の設計演習
8週 中間試験
2ndQ
9週 組合せ回路の設計Ⅲ:マルチプレクサとデマルチプレクサ VHDLを用いて、加算器や減算器、エンコーダなどを記述する。
(教室外学修)マルチプレクサ回路の設計 演習
10週 順序回路設計Ⅰ:フリップフロップの設計 VHDLを用いて、各種のフリップフロップの記述法を理解する。
(教室外学修)フリップフロップ回路の設計演習
11週 順序回路設計Ⅱ:同期式n進カウンタの設計
(ALのレベルC)
VHDLを用いて、同期式n進カウンタの記述法を理解する。
(教室外学修)カウンタ回路の設計演習
12週 階層設計の基礎:階層設計とは何か,10秒カウンタの設計
(ALのレベルC)
VHDLを用いて、階層設計する方法を理解する。
(教室外学修)階層設計,ステートマシンに関する演習課題
13週 シミュレーションの基礎:テストベンチ,シミュレーション実習
(ALのレベルC)
テストベンチを作成し、回路のシミュレーションをできるようにする。
(教室外学修)シミュレーション実習
14週 ディジタル回路システムの設計演習1
(ALのレベルC)
VHDLを用いて、ストップウォッチの機能を備えたディジタル回路を記述設計することができる。
(教室外学修)ストップウォッチの設計演習1
15週 期末試験
16週 ディジタル回路システムの設計演習2
(ALのレベルC)
VHDLを用いて設計したストップウォッチの機能をFPGA上に実装し動作するかを確かめる。
(教室外学修)レポート作成課題

評価割合

中間試験期末試験課題レポート合計
総合評価割合100100100300
得点100100100300
0000