コンピュータアーキテクチャ

科目基礎情報

学校 豊田工業高等専門学校 開講年度 平成31年度 (2019年度)
授業科目 コンピュータアーキテクチャ
科目番号 34214 科目区分 専門 / 選択必修2
授業形態 講義 単位の種別と単位数 学修単位: 2
開設学科 情報工学科 対象学年 4
開設期 後期 週時間数 2
教科書/教材 「VHDLによるマイクロプロセッサ設計入門」仲野 巧著(CQ出版社)ISBN:4-7898-3363-1/コンピュータ工学Ⅱの教科書、および教材用プリント(電子資料)
担当教員 仲野 巧

到達目標

(ア)CISC・RISCの各種コンピュータアーキテクチャが理解でき、説明できる。
(イ)COMETの命令セット、命令の動作が説明でき、VHDLで設計できる。
(ウ)MIPSの命令セット、命令の動作が説明でき、VHDLで設計できる。

ルーブリック

理想的な到達レベルの目安(優)標準的な到達レベルの目安(良)未到達レベルの目安(不可)
評価項目(ア)CISC・RISCの各種コンピュータアーキテクチャが理解でき、説明できる。CISC・RISCの各種コンピュータアーキテクチャが理解できる。CISC・RISCの各種コンピュータアーキテクチャが理解できない。
評価項目(イ)COMETの命令セット、命令の動作が説明でき、VHDLで設計できる。COMETの命令セット、命令の動作が説明できる。COMETの命令セット、命令の動作が説明できない。
評価項目(ウ)MIPSの命令セット、命令の動作が説明でき、VHDLで設計できる。MIPSの命令セット、命令の動作が説明できる。MIPSの命令セット、命令の動作が説明できない。

学科の到達目標項目との関係

学習・教育到達度目標 A1
JABEE d
本校教育目標 ①

教育方法等

概要:
情報化社会では、その中枢を担うコンピュータを理解することが必要不可欠である。そこで、CISCとRISCのコンピュータを例に、コンピュータのアセンブリ言語とハードウェアの動作についてを学習する。また、教育用マイクロプロセッサとして情報処理技術者試験のCOMETを設計し、動作を理解する。さらに、実践的なMIPSを設計しながら、コンピュータアーキテクチャについて学習する。
 この科目は企業で組込みシステムの設計を担当していた教員が、その経験を活かし、ハードウェアの種類、特徴、コンピュータの設計等について講義・演習形式で授業を行うものである。
授業の進め方と授業内容・方法:
講義でノートに書く代わりに、説明した内容を整理してパソコンでテキストにまとめ、電子的に提出する。
注意点:
コンピュータ工学Ⅱの単位を修得していることが望ましい。なお、ノートパソコンを利用した演習、学習レポート・課題の提出、および小テストなどを行う。

授業計画

授業内容・方法 週ごとの到達目標
後期
1週 シラバスの説明(評価基準)、HDL、集積回路、ASIC、再構成可能ハードウェア、VHDLシミュレータの操作 HDL、集積回路、ASIC、FPGAとシミュレータが理解できる
2週 半加算器の記述、論理合成、配置配線、FPGAへの実装、全加算器の階層構造設計記述、シミュレーション 半加算器の設計とシミュレーションが理解できる
3週 4ビット加算回路、Nビット加算回路、テストデータによるテスト、演算回路の自動生成、テストベンチのいろいろ 加算回路とテストベンチが理解できる
4週 組み合わせ論理回路:3ステート回路、エンコーダ回路、デコーダ回路、バレル・シフト回路 組み合わせ論理回路の設計が理解できる
5週 順序論理回路:非同期信号、同期信号、Nビットレジスタ、161、シフト・レジスタ回路、状態遷移図 順序論理回路の設計が理解できる
6週 小テスト、まとめ 5回の授業の内容が理解できる
7週 基本回路設計:VHDLによる4ビットマイコンの設計とFPGAへの実装、応用 VHDLによる4ビットマイコン設計ができる
8週 COMETのデータパスと制御信号:アーキテクチャを考慮したデータの流れと命令毎の制御 COMETのデータパスと制御信号が理解できる
9週 COMETの設計:メモリ・レジスタ部、レジスタ・ファイル部、ALU部 COMETのデータパス部の設計ができる
10週 マイクロプログラム制御部:基本命令のシミュレーション COMETの制御部の設計ができる
11週 マイクロプログラム制御部:各命令のマイクロプログラム記述 COMETの各命令のマイクロプログラム記述ができる
12週 小テスト、まとめ 5回の授業の内容が理解できる
13週 プロセッサの設計:MIPSの構成部品と代表的な命令の動作(1.3)、コンピュータの構成部品とVHDLによる設計(3.2) MIPSのハードウェア構成が理解できる
14週 プロセッサの設計:MIPSのマイクロプログラム制御信号(3.3),MIPSの命令フェッチ、命令デコードのVHDL設計(3.4) MIPSの命令フェッチ動作が理解できる
15週 プロセッサの設計:MIPSの命令エグゼキューションのVHDL設計(3.5)、パイプライン処理の特徴と割込み処理の活用(1.5) MIPSの命令エグゼキューションが理解できる
16週

評価割合

定期試験課題小テスト合計
総合評価割合502030100
専門的能力502030100