到達目標
(ア)コンピュータの設計が説明でき、VHDLでシミュレーションができる。
(イ)組合せ論理回路が説明でき、VHDLで設計しFPGAに実装できる。
(ウ)順序論理回路が説明でき、VHDLで設計しFPGAに実装できる。
ルーブリック
| 最低限の到達レベルの目安(優) | 最低限の到達レベルの目安(良) | 最低限の到達レベルの目安(不可) |
| 評価項目(ア) | コンピュータの設計が説明でき、VHDLでシミュレーションができる。 | コンピュータの設計が説明できる。 | コンピュータの設計が説明できない。 |
| 評価項目(イ) | 組合せ論理回路が説明でき、VHDLで設計しFPGAに実装できる。 | 組合せ論理回路が説明できる。 | 組合せ論理回路が説明できない。 |
| 評価項目(ウ) | 順序論理回路が説明でき、VHDLで設計しFPGAに実装できる。 | 順序論理回路が説明できる。 | 順序論理回路が説明できない。 |
学科の到達目標項目との関係
学習・教育到達度目標 A1 ハードウェアの基本動作を理論面から解析できるとともに，ソフトウェア的手法を利用してハードウェアを設計できる．
JABEE d 当該分野において必要とされる専門的知識とそれらを応用する能力
本校教育目標 ① ものづくり能力
教育方法等
概要:
マイクロコンピュータは、近年の半導体技術の急速な進歩によって、ますます小型化、低価格化、高速化、高機能化が進み、現在ではあらゆる製品に組み込まれて利用されている。特に、マイクロコンピュータを利用する人は、簡単なコンピュータを設計できる程度にマイクロコンピュータの動作原理から内部構造までを理解していることが必要である。そこで、基本的なコンピュータ(COMET)を設計するために，ハードウェア記述言語VHDLを用いたハードウェア回路の設計とFPGAへの実装によるLSI設計について演習する。さらに、基本的なアセンブリ言語(CASL)が動作するコンピュータ(COMET)をVHDLによる設計とシミュレーションをパソコンで行いながら、マイクロコンピュータの内部構造と内部動作について演習する。
授業の進め方・方法:
演習した内容を整理してパソコンでワードにまとめ、電子的に提出する。
注意点:
コンピュータ工学の単位を修得していることが望ましい。なお、ノートパソコンを利用した演習、学習レポート・課題の提出、および相互評価などを行う。「マイクロコンピュータ工学A」、および「マイクロコンピュータ工学B」を併せて受講しなけらばならない。
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
| 前期 |
| 1stQ |
| 1週 |
サンプルVHDL記述のシミュレーション演習 |
「授業内容」ができる
|
| 2週 |
半加算器、全加算器のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 3週 |
QuartusIIによる論理合成、配置配線、FPGA実装による実機テスト演習 |
「授業内容」ができる
|
| 4週 |
QuartusIIによる論理合成、配置配線、FPGA実装による実機テスト演習 |
「授業内容」ができる
|
| 5週 |
加算回路のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 6週 |
加算回路のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 7週 |
ALU回路の設計、テストベンチのVHDLシミュレーション演習 |
「授業内容」ができる
|
| 8週 |
ALU回路の設計、テストベンチのVHDLシミュレーション演習 |
「授業内容」ができる
|
| 2ndQ |
| 9週 |
組み合わせ回路のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 10週 |
組み合わせ回路のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 11週 |
フリッフロップ、レジスタのVHDLシミュレーション演習 |
「授業内容」ができる
|
| 12週 |
フリッフロップ、レジスタのVHDLシミュレーション演習 |
「授業内容」ができる
|
| 13週 |
機能レジスタ、状態遷移回路のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 14週 |
機能レジスタ、状態遷移回路のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 15週 |
自由課題のVHDLシミュレーション演習とFPGA実装 |
「授業内容」ができる
|
| 16週 |
|
|
| 後期 |
| 3rdQ |
| 1週 |
自由課題のVHDLシミュレーション演習とFPGA実装 |
「授業内容」ができる
|
| 2週 |
自由課題のVHDLシミュレーション演習とFPGA実装 |
「授業内容」ができる
|
| 3週 |
自由課題のVHDLシミュレーション演習とFPGA実装 |
「授業内容」ができる
|
| 4週 |
データフロー、データバス、制御信号、SUM回路のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 5週 |
データフロー、データバス、制御信号、SUM回路のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 6週 |
メモリ・レジスタ部のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 7週 |
メモリ・レジスタ部のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 8週 |
レジスタ・ファイル部のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 4thQ |
| 9週 |
レジスタ・ファイル部のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 10週 |
ALU部：内部構成のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 11週 |
ALU部：内部構成のVHDLシミュレーション演習 |
「授業内容」ができる
|
| 12週 |
COMETの基本命令のシミュレーション（フェッチ，エグゼキューション）演習 |
「授業内容」ができる
|
| 13週 |
COMETの基本命令のシミュレーション（フェッチ，エグゼキューション）演習 |
「授業内容」ができる
|
| 14週 |
COMETの各命令のシミュレーション演習 |
「授業内容」ができる
|
| 15週 |
COMETの各命令のシミュレーション演習 |
「授業内容」ができる
|
| 16週 |
|
|
モデルコアカリキュラムの学習内容と到達目標
| 分類 | 分野 | 学習内容 | 学習内容の到達目標 | 到達レベル | 授業週 |
| 専門的能力 | 分野別の専門工学 | 情報系分野 | 計算機工学 | ハードウェア記述言語など標準的な手法を用いてハードウェアの設計、検証を行うことができる。 | 3 | |
| 要求仕様に従って、標準的なプログラマブルデバイスやマイコンを用いたシステムを構成することができる。 | 3 | |
評価割合
| 課題 | 合計 |
| 総合評価割合 | 100 | 100 |
| 専門的能力 | 100 | 100 |