回路設計演習

科目基礎情報

学校 舞鶴工業高等専門学校 開講年度 令和06年度 (2024年度)
授業科目 回路設計演習
科目番号 0048 科目区分 専門 / 必修
授業形態 演習 単位の種別と単位数 履修単位: 1
開設学科 電子制御工学科 対象学年 5
開設期 後期 週時間数 2
教科書/教材 必要に応じて資料を配付する。
担当教員 西 佑介

到達目標

1 verilog言語による基本的な組み合わせ回路の設計方法を理解する。
2 verilog言語による基本的な順序回路の設計方法を理解する。
3 SPICEによる受動素子を用いた演算回路の設計方法を理解する。
4 SPICEによる基本的な増幅回路の設計方法を理解する。

ルーブリック

理想的な到達レベルの目安標準的な到達レベルの目安未到達レベルの目安
評価項目1verilog言語による基本的な組み合わせ回路の設計方法を十分に説明できる。verilog言語による基本的な組み合わせ回路の設計方法を説明できる。verilog言語による基本的な組み合わせ回路の設計方法を説明できない。
評価項目2verilog言語による基本的な順序回路の設計方法を十分に説明できる。verilog言語による基本的な順序回路の設計方法を説明できる。verilog言語による基本的な順序回路の設計方法を説明できない。
評価項目3SPICEによる受動素子を用いた演算回路の設計方法を十分に説明できる。SPICEによる受動素子を用いた演算回路の設計方法を説明できる。SPICEによる受動素子を用いた演算回路の設計方法を説明できない。
評価項目4SPICEによる基本的な増幅回路の設計方法を十分に説明できる。SPICEによる基本的な増幅回路の設計方法を説明できる。SPICEによる基本的な増幅回路の設計方法を説明できない。

学科の到達目標項目との関係

学習・教育到達度目標 (D) 説明 閉じる
学習・教育到達度目標 (H) 説明 閉じる

教育方法等

概要:
この科目は,企業で回路設計や実装を担当していた教員が,その経験をいかして,ディジタルおよびアナログ回路設計の基本的な内容を演習形式で行うものである。

本科目では,verilog言語を用いた基本的な論理回路 (ディジタル回路) や,SPICEを用いた基本的なアナログ回路の設計方法について学ぶ。

授業の進め方・方法:
【授業方法】
・簡単な説明の後,演習を中心に授業を進める。
・毎回,演習を通じて理解度を確認する。

【学習方法】
・授業時間内に出された演習課題に着手する。
・課題はレポート形式にまとめて提出する。

注意点:
【成績の評価方法・評価基準】
・定期試験は行わない。
・演習課題のレポート提出をもって定期試験に替える。
・各課題のレポートの内容 (100%) で到達目標の到達度を評価する。60%以上の到達度をもって合格とする。

【備考】
毎週,これまで座学で学んだ回路の意味を適切に説明できるようにしておくこと。

【教員の連絡先】
研究室  A 棟 2 階(A-202)
内線電話 8935
e-mail: y.nishi アットマーク maizuru-ct.ac.jp(アットマークは@に変えること)

授業の属性・履修上の区分

アクティブラーニング
ICT 利用
遠隔授業対応
実務経験のある教員による授業

授業計画

授業内容 週ごとの到達目標
後期
3rdQ
1週 シラバス内容の説明,開発環境の使用方法 1,2,3,4
2週 verilog言語の基本的な文法 1,2
3週 組み合わせ回路の設計演習
4週 組み合わせ回路の設計演習
5週 順序回路の設計演習
6週 順序回路の設計演習
7週 論理回路の設計演習 1,2
8週 まとめと課題整理 1,2
4thQ
9週 開発環境の使用方法,受動素子の特性評価 3,4
10週 演算回路の設計演習
11週 演算回路の設計演習
12週 能動素子の特性評価 3,4
13週 増幅回路の設計演習 3,4
14週 増幅回路の設計演習 3,4
15週 まとめと課題整理 3,4
16週

モデルコアカリキュラムの学習内容と到達目標

分類分野学習内容学習内容の到達目標到達レベル授業週

評価割合

試験発表相互評価実技等ポートフォリオその他合計
総合評価割合00001000100
基礎的能力0000000
専門的能力00001000100
分野横断的能力0000000