到達目標
１ verilog言語による基本的な組み合わせ回路の設計方法を理解する。
２ verilog言語による基本的な順序回路の設計方法を理解する。
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 未到達レベルの目安 |
| 評価項目1 | verilog言語による基本的な組み合わせ回路の設計方法を十分に説明できる。 | verilog言語による基本的な組み合わせ回路の設計方法を説明できる。 | verilog言語による基本的な組み合わせ回路の設計方法を説明できない。 |
| 評価項目2 | verilog言語による基本的な順序回路の設計方法を十分に説明できる。 | verilog言語による基本的な順序回路の設計方法を説明できる。 | verilog言語による基本的な順序回路の設計方法を説明できない。 |
学科の到達目標項目との関係
学習・教育到達度目標 (C)
説明
閉じる
学習・教育到達度目標 (H)
説明
閉じる
教育方法等
概要:
【授業目的】
verilog言語を用いた基本的な組み合わせ回路や順序回路の設計方法を学ぶ。
【Course Objectives】
The aim of this course is to learn how to design basic combinational and sequential circuits using the verilog language.
授業の進め方・方法:
【授業方法】
・演習を中心に授業を進める。
・verilog言語を用いたディジタル回路設計を理解する。
【学習方法】
・指導書の課題について演習を行う。
・課題をレポートにまとめて提出する。
注意点:
【定期試験の実施方法】
・定期試験は行わない。
・演習課題のレポート提出をもって定期試験に替える。
【履修上の注意】
・事前にシラバスを見て指導書の該当個所を読み、疑問点を明確にする。
・授業では、指導書のシステムの要求を良く理解し、シミュレーション結果を適切に説明できるようにする。
【成績の評価方法・評価基準】
・各課題のレポートの内容(100%)で到達目標の到達度を評価する。60%以上の到達度をもって合格とする。
【教員の連絡先】
研 究 室 A棟3階（A-318）
内線電話 8950
e-mail: mitoアットマークmaizuru-ct.ac.jp（アットマークは@に変えること）
授業の属性・履修上の区分
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
| 後期 |
| 3rdQ |
| 1週 |
・シラバス内容の説明
・開発環境の使用方法
・verilog言語の基本的な文法 |
１，２
|
| 2週 |
・verilog言語の基本的な文法 |
１，２
|
| 3週 |
・組み合わせ回路の設計演習 |
１，２
|
| 4週 |
・組み合わせ回路の設計演習 |
１，２
|
| 5週 |
・組み合わせ回路の設計演習 |
１，２
|
| 6週 |
・組み合わせ回路の設計演習 |
１，２
|
| 7週 |
・組み合わせ回路の設計演習 |
１，２
|
| 8週 |
・まとめと課題整理 |
１，２
|
| 4thQ |
| 9週 |
・順序回路の設計演習 |
１，２
|
| 10週 |
・順序回路の設計演習 |
１，２
|
| 11週 |
・順序回路の設計演習 |
１，２
|
| 12週 |
・順序回路の設計演習 |
１，２
|
| 13週 |
・順序回路の設計演習 |
１，２
|
| 14週 |
・順序回路の設計演習 |
１，２
|
| 15週 |
・順序回路の設計演習 |
１，２
|
| 16週 |
|
|
モデルコアカリキュラムの学習内容と到達目標
| 分類 | 分野 | 学習内容 | 学習内容の到達目標 | 到達レベル | 授業週 |
評価割合
| 試験 | 発表 | 相互評価 | 態度 | ポートフォリオ | その他 | 合計 |
| 総合評価割合 | 0 | 0 | 0 | 0 | 100 | 0 | 100 |
| 基礎的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 専門的能力 | 0 | 0 | 0 | 0 | 100 | 0 | 100 |
| 分野横断的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |