ＣＡＤ演習ⅡＢ

科目基礎情報

学校	舞鶴工業高等専門学校	開講年度	令和03年度 (2021年度)
授業科目	ＣＡＤ演習ⅡＢ
科目番号	0210	科目区分	専門 / 必修
授業形態	演習	単位の種別と単位数	履修単位: 1
開設学科	電子制御工学科	対象学年	5
開設期	後期	週時間数	2
教科書/教材	指導書を配布する。 QuartusII Getting Started Manual, ALTERA (http://www.altera.co.jp)
担当教員	伊藤 稔

到達目標

１　EDAツールの基本的な操作ができる。
２　ディジタル回路のシステム構成ができる。
３　階層設計ができる。
４　シミュレーションのための適切なテストデータ設計ができる。
５　回路図だけではなく、ハードウェア記述言語VHDLでの開発ができる。
６　書き込み可能IC(FPGA)によるプロトタイピングができる。

ルーブリック

	理想的な到達レベルの目安	標準的な到達レベルの目安	未到達レベルの目安
評価項目1	EDAツールでの、階層化設計およびライブラリの活用ができ、さらに性能評価ができる。	ディジタル回路系のEDA(CAD)ツールでの、シミュレーション用テストファイルを自分で設定ができる。	ディジタル回路系のEDA(CAD)ツールでの、シミュレーション用テストファイルを自分で設定ができない。
評価項目2	仕様書から、必要な回路要素を指摘し、ネットワーク構成でシステムを構築できる。	基本的な組み合わせ論理回路の入出力端子の役割を把握し、ネットワーク構築ができる。	基本的な組み合わせ論理回路の入出力端子の役割を把握できず、ネットワーク構築ができない。
評価項目3	仕様の変更に対応するように、ネットワークシステムを柔軟に構築できる。	システムに必要な回路要素を指摘し、ネットワーク構成できる。	システムに必要な回路要素を指摘できず、ネットワーク構成できない。
評価項目4	FPGAのリソースを把握し、乗算器やPLLなどの機能を有効に生かせ、性能評価できる。	FPGAのピンアサインを行え、評価ボードで演習できる。	FPGAのピンアサインを行えず、評価ボードで演習できない。
評価項目5	回路図だけではなく、ハードウェア記述言語VHDLでの開発ができる。	ハードウェア記述言語VHDLの概要を知っている。	ハードウェア記述言語VHDLの存在を知らない。
評価項目6	書き込み可能IC(FPGA)によるプロトタイピングができる。	書き込み可能IC(FPGA)に書き込んだことがある。	書き込み可能IC(FPGA)の存在を知らない。

学科の到達目標項目との関係

学習・教育到達度目標 (C) （修得した知識を統合し，製品やシステムを考案できる。）

学習・教育到達度目標 (H) （コンピュータを技術の実践に活用できる。）

教育方法等

概要:

【授業目的】
１．ICによる基本的な電子制御回路のEDA(電子回路設計自動化ツール)を用いた設計を理解する。
２．組み合わせ回路の基本的要素を理解する。
３．ネットワーク，ツリーおよびビットスライス構成を理解する。
４．同期回路設計法を理解する。
５．PWMモータドライバ，ロータリエンコーダ・カウンタ等の具体的なシステムの設計法を理解する。
６．書き込み可能IC(FPGA)によるプロトタイピング方法を理解する。

【Course Objectives】

授業の進め方・方法:

【授業方法】
演習を中心に授業を進める。指導書に沿ってEDAツールの操作し，ディジタル回路設計を理解する。毎回一つ以上の課題を与え，講義内容とシミュレーション結果を適切に説明できるか確認する。

【学習方法】
1．EDAツールを用いた演習を行う．
2．講義内容の理解を深めるために，授業に関連したレポート課題を与えて提出を求める．

注意点:

【定期試験の実施方法】
原則として定期試験は行わない。演習課題およびレポートの提出をもって定期試験に替える。

【履修上の注意】
・事前にシラバスを見て指導書の該当個所を読み、疑問点を明確にする。
・授業では、指導書のシステムの要求を良く理解し、シミュレーション結果を適切に説明できるようにする。

【成績の評価方法・評価基準】
各課題のシミュレーション結果の波形図面の提出状況(70%)および回路動作の説明具合(30%)を勘案し、到達目標の到達度を評価する。60%以上の到達度をもって合格(C以上)とする。

【教員の連絡先】
教 員 名　藤司　純一
研 究 室　A棟3階　(A-320)
内線電話　8951
e-mail:　 j.toujiアットマークmaizuru-ct.ac.jp(アットマークは@に変えること。)

授業の属性・履修上の区分

アクティブラーニング

授業計画

		週	授業内容	週ごとの到達目標
後期
	3rdQ
		1週	シラバス内容の説明，資料配布、課題の概要説明	１
		2週	EDAツールのFPGA実現のデモ	２
		3週	(1)基本的な組み合わせ回路のガイダンス　(1-1)4bit加算機-1	３
		4週	(1-2) 4bit加算機-2	３
		5週	(1-3)エンコーダ	３
		6週	(1-4)デコーダ	３
		7週	(1-5)マルチプレクサ	３
		8週	(1-4)インクリ/デクリメンタ、桁上げ先見回路	３
	4thQ
		9週	(1-7)VHDLによる加算機-1	３，５
		10週	(1-8)VHDLによる加算機-2	３，５
		11週	(1-3VHDLによる)エンコーダ	３，５
		12週	(1-4)VHDLによるデコーダ	３，５
		13週	(1-5)VHDLによるマルチプレクサ	３，５
		14週	(1-4)VHDLによるインクリ/デクリメンタ、桁上げ先見回路	３，５
		15週	FPGA評価ボードへのフィッティング	３，５
		16週

モデルコアカリキュラムの学習内容と到達目標

分類		分野	学習内容	学習内容の到達目標	到達レベル	授業週
専門的能力	分野別の専門工学	機械系分野	製図	CADシステムの役割と基本機能を理解し、利用できる。	3

評価割合

	試験	発表	相互評価	態度	ポートフォリオ	その他	合計
総合評価割合	0	30	0	0	70	0	100
基礎的能力	0	0	0	0	0	0	0
専門的能力	0	30	0	0	70	0	100
分野横断的能力	0	0	0	0	0	0	0