到達目標
学習目標： 集積回路設計の基本的な考え方や開発ツールを理解することで，集積回路に関するデザイン基礎能力や社会的影響力を習得する。
到達目標
１．集積回路に使われる素子の構造と特性，設計，製造全般に関する基礎知識を習得すること。
２．集積回路に使われる回路設計，論理設計の知識を習得すること。
３．集積回路が社会に及ぼす影響力を習得すること。
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 到達レベルの目安(可) | 未到達レベルの目安 |
| 評価項目1 | MOSトランジスタの製造法や特性を理解し，参考資料に基づいてより詳細に各パラメータや遅延特性などを導出することができる。 | MOSトランジスタの製造法や特性を理解し，参考資料に基づいてより詳細に各パラメータや遅延特性などを計算することができる。 | MOSトランジスタの製造法や特性を理解し，参考資料に基づいて各パラメータを計算することができる。 | MOSトランジスタの製造法や特性を理解できない。 |
| 評価項目2 | MOSトランジスタを使ったレジスタレベルの設計を理解し，複雑な論理回路のレイアウト設計までできる。 | MOSトランジスタを使ったレジスタレベルの設計を理解し，簡単な論理回路のレイアウト設計までできる。 | MOSトランジスタを使ったレジスタレベルの設計を理解し，簡単な論理ゲートを設計できる。 | MOSトランジスタを使った簡単な論理ゲートを設計できない。 |
| 評価項目3 | 集積回路が社会に及ぼした影響を調べ，歴史を踏まえて自分なりの考察を行い報告書にまとめることができる。 | 集積回路が社会に及ぼした影響を調べ，自分なりの考察を行い報告書にまとめることができる。 | 集積回路が社会に及ぼした影響を調べ，感想とともに報告書にまとめることができる。 | 集積回路が社会に及ぼした影響について調べ，まとめることができない。他の文献の引用に留まっている。 |
学科の到達目標項目との関係
教育方法等
概要:
一般・専門の別： 専門 学習の分野： 電気電子
必修・履修・履修選択・選択の別： 履修選択
基礎となる学問分野： 電気電子工学／電子デバイス・電子機器
学科学習目標との関連： 本科目は情報工学科学習目標「(2)情報・制御ならびに電気・電子の分野に関する専門技術分野の知識を修得し，情報・通信等の分野に応用できる能力を身につける。」に相当する科目である。
技術者教育プログラムとの関連： 本科目が主体とする学習・教育到達目標は「（Ａ）技術に関する基礎知識の深化，A-2：｢電気・電子｣，｢情報・制御｣に関する専門技術分野の知識を修得し，説明できること」である。
授業の概要： 集積回路について学ぶ。集積回路は，電化製品を始め日常使用する多くの電子機器に使われており，今後ますます様々な集積回路の開発が必要となる。本科目では，現在主流となっているCMOSディジタル回路の設計に関する基礎知識を主に学習する。
授業の進め方・方法:
授業の方法： 板書を中心に集積回路に必要とされる素子の特性や回路の構成，設計法について講義する。前期のみの科目である。
（授業時間外の学習内容）
・幅広い分野であるため，授業だけで深く理解できない。このため，関連する分野に関して課題レポートを課す。
・集積回路は産業構造を大きく変える役割を演じてきた。このため，関連する分野に関して課題レポートを課す。
成績評価方法：
・理解度による評価（２回の定期試験の平均）（７０％）。小テスト，レポート，演習による評価（３０％）。
ただし，理解度確認のため，定期試験以外に再試験を行う場合もある。
注意点:
履修上の注意： 本科目は「授業時間外の学習を必修とする科目」である。１単位あたり授業時間として１５単位時間開講するが，これ以外に３０単位時間の学習が必修となる。これらの学習については担当教員の指示に従うこと。
履修のアドバイス： 集積回路の発展の歴史を通して，技術的観点とビジネス的観点の両面から発想法についても学んでほしい。
受講上のアドバイス： 聞きなれない専門用語に戸惑うかもしれないが，この分野の考え方を理解し，習得すること。
また，出欠確認時以降の入室は遅刻とする。遅刻は２回で1単位時間の欠課として扱う。
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
| 前期 |
| 1stQ |
| 1週 |
ガイダンス，集積回路の設計と製造，分類について |
|
| 2週 |
MOSトランジスタとMOSプロセス |
|
| 3週 |
モノリシック抵抗と容量 |
|
| 4週 |
MOSトランジスタ |
特性と伝送ゲート
|
| 5週 |
MOSトランジスタ |
消費電力と遅延
|
| 6週 |
スタテック論理回路 |
CMOSインバータ，NAND，NORゲート
|
| 7週 |
スタテック論理回路 |
相補型CMOS論理回路
|
| 8週 |
（中間試験） |
|
| 2ndQ |
| 9週 |
前期中間試験の返却と解答解説と
ダイナミック論理回路
|
仕組み
|
| 10週 |
ダイナミック論理回路 |
ドミノ論理回路
|
| 11週 |
論理回路 |
加算器とALUの構成
|
| 12週 |
論理回路 |
CMOS伝送ゲートとレジスタ、メモリ
|
| 13週 |
Verilog-HDLの文法と構造 |
文法
|
| 14週 |
Verilog-HDLの文法と構造 |
モジュール設計
|
| 15週 |
（前期末試験） |
|
| 16週 |
前期末試験の返却と解答解説 |
|
モデルコアカリキュラムの学習内容と到達目標
| 分類 | 分野 | 学習内容 | 学習内容の到達目標 | 到達レベル | 授業週 |
評価割合
| 試験 | 発表 | 相互評価 | 態度 | ポートフォリオ | その他 | 合計 |
| 総合評価割合 | 70 | 0 | 0 | 0 | 30 | 0 | 100 |
| 基礎的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 専門的能力 | 70 | 0 | 0 | 0 | 30 | 0 | 100 |
| 分野横断的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |