Course Objectives
学習目的：コンピュータアーキテクチャ（設計思想）の視点からみたコンピュータの構造や仕組みを体系的に学ぶとともに，ハードウェアとソフトウェアの関係について理解する。
到達目標
１．コンピュータの基本的な仕組みを理解し，説明できる。
２．CPU，メモリ，入出力装置に関する代表的な設計手法を理解し，説明できる。
３．オペレーティングシステムの機能を理解し，説明できる。
Rubric
| 理想的な到達レベルの目安(優) | 標準的な到達レベルの目安(良) | 最低限の到達レベルの目安(可) | 未到達レベルの目安(不可) |
| 評価項目1 | コンピュータの構造や仕組みを具体的に説明でき，その利点，欠点を説明できる。 | コンピュータの構造や仕組みを具体的に説明できる。 | コンピュータの構造や仕組みの概要を説明できる。 | 左記に達していない。 |
| 評価項目2 | CPU，メモリ，入出力装置に関する代表的な」設計手法を具体的に説明でき，それぞれの利点，欠点を説明できる。 | CPU，メモリ，入出力装置に関する代表的な設計手法を具体的に説明できる。 | CPU，メモリ，入出力装置に関する設計手法の概要を説明できる。 | 左記に達していない。 |
| 評価項目3 | オペレーティングシステムの構造や機能を具体的に説明でき，その利点，欠点を説明できる。 | オペレーティングシステムの構造や機能を具体的に説明できる。 | オペレーティングシステムの構造や機能の概要を説明できる。 | 左記に達していない。 |
Assigned Department Objectives
Teaching Method
Outline:
※実務との関係：この科目は企業で製造技術や生産技術に関する職務を担当し，コンピュータ周辺機器の製品開発・設計を担当していた教員が，その経験を活かし，コンピュータシステムに関して講義形式で授業を行うものである。
一般・専門の別：専門
学習の分野：情報・制御
必修・必履修・履修選択・選択の別：必修
基礎となる学問分野：情報学／計算機システム・ネットワーク
学習・教育目標との関連：本科目は情報工学科学習・教育目標「(2)情報・制御ならびに電気・電子の分野に関する専門技術分野の知識を修得し，情報・通信等の分野に応用できる能力を身につける。」に相当する科目である。
技術者教育プログラムとの関連：本科目が主体とする学習･教育到達目標は「（A）技術に関する基礎知識の深化，A-2：「電気・電子」，「情報・制御」に関する専門技術分野の知識を修得し，説明できること」である。
授業の概要：これまで学んだコンピュータに関する基礎知識を深め，コンピュータアーキテクチャ（設計思想）の視点から見たコンピュータの構造や仕組みを体系的に学ぶ。オペレーティングシステム（OS）の仕組みについても取り上げる。
Style:
授業の方法：板書を中心に講義をすすめる。理解度や演習状況を確認するために演習プリントを配布して演習を行う。さらに，レポート課題や小テストを適宜実施する。
成績評価方法：
定期試験（中間，期末の各試験を同等に評価する）４回の平均点（７０%）と演習プリント・小テストおよびレポート課題（３０％）の合計で評価する。定期試験が６０点未満の学生に対し，担当教員が必要と判断した場合は再試験を行う。
Notice:
履修上の注意：学年の課程修了のため履修（欠課時間が所定授業時間数の３分の１以下）が必須である。
履修のアドバイス：本科目で学習する内容は，過去に履修したコンピュータに関係する科目の内容と深く関係している。
基礎科目：デジタル工学Ⅰ（２年），デジタル工学Ⅱ（３），コンピュータ概論（３），情報数理Ⅰ（４）
関連科目：情報通信特論（５年）
受講上のアドバイス：情報処理技術者試験等で取り上げられる技術用語について理解しておくこと。身近なパソコンの内部構造と関連づけてコンピュータの構造や仕組みを理解するようにすれば，一層理解が深まる。遅刻は授業時間の１時限目の半分までとし，それを過ぎるとその時限を欠課とする。２時限目も同様に扱う。
Course Plan
|
|
|
Theme |
Goals |
| 1st Semester |
| 1st Quarter |
| 1st |
ガイダンス
・授業の概要
・コンピュータアーキテクチャとは |
・授業の概要について理解する
|
| 2nd |
コンピュータシステムの概要
・コンピュータの歴史と種類 |
・コンピュータの発展の歴史について理解する
|
| 3rd |
コンピュータの構成と動作原理
・ノイマン型コンピュータの特徴
・コンピュータの基本構成と基本動作 |
・ノイマン型コンピュータの構成と基本動作を理解する
|
| 4th |
命令セット
・命令形式の構成
・命令セット |
・命令セットの形式と構成を理解する
|
| 5th |
命令セット
・命令機能の評価
・アドレッシング |
・命令の実行速度の評価方法およびアドレッシングについて理解する
|
| 6th |
CPUアーキテクチャ
・ハーバードアーキテクチャ
・RISC |
・ハーバードアーキテクチャおよびRISCについて理解する
|
| 7th |
CPUアーキテクチャ
・CISC |
・CISCについて理解する
|
| 8th |
前期中間試験
|
・前期中間までの内容で試験し合格レベルの評価点を得る
|
| 2nd Quarter |
| 9th |
前期中間試験の返却と解答の説明 |
・前期中間試験の答案と解答例を確認する
|
| 10th |
制御アーキテクチャ
・ワイヤードロジック制御方式とその構成 |
・ワイヤードロジック制御方式を理解する
|
| 11th |
制御アーキテクチャ
・ワイヤードロジック制御回路の動作 |
・ワイヤードロジック制御の動作例より制御回路を導出する
|
| 12th |
制御アーキテクチャ
・マイクロプログラム制御方式とその構成 |
・マイクロプログラム制御方式を理解する
|
| 13th |
メモリアーキテクチャ
・メモリ装置の階層
・半導体メモリおよび不揮発性メモリ |
・メモリ装置の階層とメモリ装置の種類および特徴を理解する
|
| 14th |
メモリアーキテクチャ
・補助記憶装置
・ハードディスク装置と光ディスク装置 |
・補助記憶装置の種類と特徴を理解する
|
| 15th |
前期末試験 |
・前期末までのすべての内容を試験し合格レベルの評価点を得る
|
| 16th |
前期末試験の返却と解答の説明 |
・前期末試験の答案と解答例を確認する
|
| 2nd Semester |
| 3rd Quarter |
| 1st |
キャッシュメモリ
・キャッシュメモリの仕組み
・1次キャッシュと2次キャッシュ |
・キャッシュメモリの構造と仕組みを理解する
|
| 2nd |
キャッシュメモリ
・キャッシュメモリのマッピング方式
・主記憶への転送方式 |
・キャッシュメモリのマッピング方式を理解する
|
| 3rd |
仮想メモリ
・仮想メモリの仕組み
・ページング方式 |
・仮想メモリの構造と仕組みを理解する
|
| 4th |
仮想メモリ
・セグメンテーション方式
・マッピング方式 |
・仮想メモリのマッピング方式およびTLBについて理解する
|
| 5th |
割込みアーキテクチャ
・割込みの仕組み |
・割込みの仕組みについて理解する
|
| 6th |
・割込みアーキテクチャ
・割込みの動作 |
・マスカブル割込みの動作について理解する
|
| 7th |
パイプライン処理
・命令パイプラインの仕組み
・ハザードと分岐予測 |
・命令パイプラインの仕組みとハザードおよび分岐予測について理解する
|
| 8th |
後期中間試験 |
・後期授業の後期中間までの内容で試験し合格レベルの評価点を得る
|
| 4th Quarter |
| 9th |
後期中間試験の返却と解答の説明 |
・後期中間試験の答案と解答例を確認する
|
| 10th |
高速化の技術
・スーパーパイプライン
・スーパースカラ |
・スーパーパイプラインおよびスーパースカラの技術を理解する
|
| 11th |
高速化の技術
・VLIW
・ベクトルコンピュータ |
・VLIWおよびベクトルコンピュータの技術を理解する
|
| 12th |
高速化の技術
・マルチプロセッサ並列処理 |
・マルチプロセッサと並列処理の技術を理解する
|
| 13th |
オペレーティングシステム（OS）
・OSの構造と動作 |
・OSの構造と仕組みを理解する
|
| 14th |
オペレーティングシステム（OS）
・プロセス管理
・ファイル管理 |
・プロセス管理およびファイル管理の仕組みを理解する
|
| 15th |
後期末試験 |
・後期授業の後期末までのすべての内容を試験し合格レベルの評価点を得る
|
| 16th |
後期末試験の返却と解答の説明 |
・後期末試験の答案と解答例を確認する
|
Evaluation Method and Weight (%)
| 試験 | 発表 | 相互評価 | 態度 | ポートフォリオ | その他 | Total |
| Subtotal | 70 | 0 | 0 | 0 | 30 | 0 | 100 |
| 基礎的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 専門的能力 | 70 | 0 | 0 | 0 | 30 | 0 | 100 |
| 分野横断的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |