到達目標
1.算術演算回路,カウンタおよびシフトレジスタを説明できる。
2.アセンブリ言語,機械語およびコンパイル等を説明できる。
3.ARMアーキテクチャを説明できる。
4.各種プロセッサのアークテクチャを説明できる。
5.プロセッサをHDLで記述できる。
6.キャッシュや仮想メモリを説明できる。
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 未到達レベルの目安 |
評価項目1 | 算術演算回路,カウンタおよびシフトレジスタを正確で詳細に説明できる。 | 算術演算回路,カウンタおよびシフトレジスタを説明できる。 | 算術演算回路,カウンタおよびシフトレジスタを説明できない。 |
評価項目2 | アセンブリ言語,機械語およびコンパイル等を正確で詳細に説明できる。 | アセンブリ言語,機械語およびコンパイル等を説明できる。 | アセンブリ言語,機械語およびコンパイル等を説明できない。 |
評価項目3 | ARMアーキテクチャを正確で詳細に説明できる。 | ARMアーキテクチャを説明できる。 | ARMアーキテクチャを説明できない。 |
評価項目4 | 各種プロセッサのアークテクチャを正確で詳細に説明できる。 | 各種プロセッサのアークテクチャを説明できる。 | 各種プロセッサのアークテクチャを説明できない。 |
評価項目5 | プロセッサをHDLで正確に記述できる。 | プロセッサをHDLで記述できる。 | プロセッサをHDLで記述できない。 |
評価項目6 | キャッシュや仮想メモリを正確で詳細に説明できる。。 | キャッシュや仮想メモリを説明できる。 | キャッシュや仮想メモリを説明できない。 |
学科の到達目標項目との関係
教育方法等
概要:
フォンノイマン型コンピュータは、基本原理が考案されて以来、半世紀にわたって情報化社会の中核を担い続けている。本授業では、コンピュータの設計思想について、コンピュータを設計する際に指針とすべき技術項目を分類整理し、機能部分ごとに系統立てて、その内部機構を理解することを目的とする。さらに、ハードウエア記述言語を用いてプロセッサの機構を設計し、内部機構を詳細に理解することを目的とする。
授業の進め方・方法:
教科書に沿った講義を行う。本授業は、コンピュータ内部の機構、処理に関する専門用語を多く覚える必要がある。機構や処理は、論理回路や数学的な裏づけにより設計されているため、これらの基礎知識が必要であり、なぜそのような機構や処理が最適であるかを工学的に考察する力が必要である。また、演習として、講義で得られた知識を応用し、ハードウエア記述言語を用いてプロセッサに関連する機構を設計する。
関連科目:論理回路
注意点:
中間試験(50%)、定期試験(50%)を実施し、100点法により前期および後期をそれぞれ評価する。半期の評価点が60点未満の場合は、再試験を実施する。再試験の範囲は、半期の全範囲とし、60点を上限とする。総合成績は,前期および後期の評価点の平均とする。
評価基準:60点以上を合格とする。
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
前期 |
1stQ |
1週 |
算術演算回路(1) |
算術演算回路を説明できる。
|
2週 |
算術演算回路(2) |
算術演算回路を説明できる。
|
3週 |
数の表現法 |
固定小数点表現法および浮動小数点表現法を説明できる。
|
4週 |
カウンタとシフトレジスタ |
カウンタとシフトレジスタを説明できる。
|
5週 |
メモリアレイ |
メモリアレイを説明できる。
|
6週 |
ロジックアレイ |
FPGAなどのロジックアレイを説明できる。
|
7週 |
コンピュータアーキテクチャの概要 |
コンピュータアーキテクチャの概要を説明できる。
|
8週 |
アセンブリ言語 |
アセンブリ言語を説明できる。
|
2ndQ |
9週 |
機械語(1) |
機械語を説明できる。
|
10週 |
機械語(2) |
機械語を説明できる。
|
11週 |
コンパイル,アセンブル,ローディング(1) |
コンパイル,アセンブルおよびローディングを説明できる。
|
12週 |
コンパイル,アセンブル,ローディング(2) |
コンパイル,アセンブルおよびローディングを説明できる。
|
13週 |
ARMアーキテクチャ(1) |
ARMアーキテクチャを説明できる。
|
14週 |
ARMアーキテクチャ(2) |
ARMアーキテクチャを説明できる。
|
15週 |
X86アーキテクチャ |
X86アーキテクチャを説明できる。
|
16週 |
定期試験 |
|
後期 |
3rdQ |
1週 |
単一サイクルプロセッサ(1) |
単一サイクルプロセッサを説明できる。
|
2週 |
単一サイクルプロセッサ(2) |
単一サイクルプロセッサを説明できる。
|
3週 |
マルチサイクルプロセッサ(1) |
マルチサイクルプロセッサを説明できる。
|
4週 |
マルチサイクルプロセッサ(2) |
マルチサイクルプロセッサを説明できる。
|
5週 |
パイプラインプロセッサ(1) |
パイプラインプロセッサを説明できる。
|
6週 |
パイプラインプロセッサ(2) |
パイプラインプロセッサを説明できる。
|
7週 |
プロセッサのHDL記述(1) |
プロセッサをHDLで記述できる。
|
8週 |
プロセッサのHDL記述(2) |
プロセッサをHDLで記述できる。
|
4thQ |
9週 |
プロセッサのHDL記述(3) |
プロセッサをHDLで記述できる。
|
10週 |
プロセッサのHDL記述(4) |
プロセッサをHDLで記述できる。
|
11週 |
キャッシュ(1) |
キャッシュを説明できる。
|
12週 |
キャッシュ(2) |
キャッシュを説明できる。
|
13週 |
仮想メモリ(1) |
仮想メモリを説明できる。
|
14週 |
仮想メモリ(2) |
仮想メモリを説明できる。
|
15週 |
ARM命令 |
ARMの命令セットを説明できる。
|
16週 |
定期試験 |
|
モデルコアカリキュラムの学習内容と到達目標
分類 | 分野 | 学習内容 | 学習内容の到達目標 | 到達レベル | 授業週 |
専門的能力 | 分野別の専門工学 | 情報系 | 計算機工学 | 整数・小数を2進数、10進数、16進数で表現できる。 | 2 | 前7 |
整数・小数をコンピュータのメモリー上でディジタル表現する方法を理解している。 | 4 | 前3 |
レジスタやカウンタなどの基本的な順序回路の動作について説明できる。 | 4 | 前4 |
プロセッサを実現するために考案された主要な技術を説明できる。 | 4 | 後1,後2,後3,後4,後5,後6 |
メモリシステムを実現するために考案された主要な技術を説明できる。 | 4 | 前5 |
コンピュータアーキテクチャにおけるトレードオフについて理解している。 | 4 | 前3 |
ハードウェア記述言語など標準的な手法を用いてハードウェアの設計、検証を行うことができる。 | 4 | 後7,後8,後9,後10 |
コンピュータシステム | デュアルシステムやマルチプロセッサシステムなど、コンピュータシステムの信頼性や機能を向上させるための代表的なシステム構成について説明できる。 | 4 | 後3,後4 |
評価割合
| 試験 | 合計 |
総合評価割合 | 100 | 100 |
専門的能力 | 100 | 100 |