情報処理回路

科目基礎情報

学校	熊本高等専門学校	開講年度	令和06年度 (2024年度)
授業科目	情報処理回路
科目番号	AE1208	科目区分	専門 / 選択
授業形態	授業	単位の種別と単位数	学修単位: 2
開設学科	電子情報システム工学専攻	対象学年	専2
開設期	後期	週時間数	2
教科書/教材	自作プリントを配布，（参考書　小林優　FPGAプログラミング大全　秀和システム）
担当教員	松尾 和典

到達目標

1. 情報処理回路の設計開発手法について説明できる．
2. CPUのFPGA上への実装ができ，その動作検証と説明ができる．
3. 高位合成手法について理解し，説明ができる．

ルーブリック

	理想的な到達レベルの目安	標準的な到達レベルの目安	未到達レベルの目安
情報処理回路の設計開発手法について	HDLを用いてFPGAにディジタル回路を実装することで情報処理を高速化できることを理解し，説明できる．あわせてFPGA上にHDLを用いてディジタル回路を実装し，その動作検証を行うことができる．	HDLを用いてFPGAにディジタル回路を実装することで情報処理を高速化できることを理解し，説明できる．	HDLを用いてFPGAにディジタル回路を実装することで情報処理を高速化できることを理解できない．
CPUの実装	CPUと周辺回路をFPGA上に実装することで任意の情報処理を実現できることを理解し，動作確認とその説明ができる．	CPUと周辺回路をFPGA上に実装することで任意の情報処理を実現できることを理解し，説明ができる．	CPUと周辺回路をFPGA上に実装することで任意の情報処理を実現できることを理解できない．
高位合成について	高位合成手法について理解し，適用できる．	高位合成手法について理解し，説明できる．	高位合成手法について理解できない．

教育方法等

概要:

ディジタル演算処理回路による情報処理回路の実現について，専用回路の開発および検証方法について概説する．情報処理の高速化に必要な専用回路開発手法として有用であるFPGAへの実装と動作検証を説明し，演習を通して理解する．また，近年の機械学習のハードウェア支援を支える回路設計手法である高位合成についても説明と演習を通して学ぶ．

授業の進め方・方法:

講義で概要を理解し，小グループに分かれて実装演習を行う．また演習結果報告会ではグループごとに発表する．（発表を相互評価）

注意点:

1単位あたり30時間程度の自学自習が求められます．

授業計画

		週	授業内容	週ごとの到達目標
後期
	3rdQ
		1週	ガイダンス
		2週	情報処理回路の実現	大規模回路，専用回路の設計開発手法について説明できる
		3週	ディジタル回路開発について	HDLを用いたFPGAへのディジタル回路実装手法について説明できる．
		4週	FPGA回路実装	FPGA上へのディジタル回路実装と動作検証ができる．グループディスカッション
		5週	FPGA回路実装	FPGA上へのディジタル回路実装と動作検証ができる．グループディスカッション
		6週	FPGA回路実装報告会	回路の実装方法と動作検証結果を説明できる．グループ毎に発表．（相互評価）
		7週	CPUによる情報処理と専用回路の利用	FPGAへのCPU実装およびCPUと専用回路，周辺回路について説明できる．
		8週	CPU実装	FPGA上へのソフトマクロCPU実装と動作検証ができる．グループディスカッション
	4thQ
		9週	CPUと周辺回路実装	CPUとディジタル回路の実装と動作検証ができる．グループディスカッション
		10週	CPU実装報告会	回路の実装方法と動作検証結果を説明できる．グループ毎に発表．（相互評価）
		11週	高位合成について	高位合成について説明できる．
		12週	高位合成	高位合成演習ができる．グループディスカッション
		13週	高位合成	高位合成演習ができる．グループディスカッション
		14週	高位合成実装報告会	回路の実装方法と動作検証結果を説明できる．グループ毎に発表．（相互評価）
		15週	定期試験
		16週	試験答案返却と解説	到達度を確認し，改善することができる．

評価割合

	試験	レポート課題	相互評価	合計
総合評価割合	40	40	20	100
基礎的能力	20	20	10	50
専門的能力	20	20	10	50
分野横断的能力	0	0	0	0