到達目標
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 未到達レベルの目安 |
| 評価項目1 | | | |
| 評価項目2 | | | |
| 評価項目3 | | | |
学科の到達目標項目との関係
教育方法等
概要:
現在，ディジタル回路設計などのハードウェア設計は，ハードウェア記述言語を利用することが多い．したがって，論理回路，電子計算機の基礎的知識を基に，基本的なディジタル回路をハードウェア記述言語で設計できる力を修得する．
授業の進め方・方法:
注意点:
論理回路，電子計算機の基礎知識が必要である．また，ハードウェア記述言語（VHDL）の修得のためには，プログラミング（C言語など）の基礎知識が必要である．なお，本科目は，指示内容について210分程度の自学自習（予習・復習）が必要である．
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
| 前期 |
| 1stQ |
| 1週 |
１．論理回路とディジタルIC |
□ ゲート回路の使い方を説明できる．
□ ディジタルＩＣの使い方を説明できる．
|
| 2週 |
１．論理回路とディジタルIC |
□ ゲート回路の使い方を説明できる．
□ ディジタルＩＣの使い方を説明できる．
|
| 3週 |
２．ハードウェア記述言語 |
□ ハードウェア記述言語（VHDL）の概要を説明できる．
□ 基本論理回路をVHDLで記述できる．
□ 論理合成を実行できる．
|
| 4週 |
２．ハードウェア記述言語 |
□ ハードウェア記述言語（VHDL）の概要を説明できる．
□ 基本論理回路をVHDLで記述できる．
□ 論理合成を実行できる．
|
| 5週 |
２．ハードウェア記述言語 |
□ ハードウェア記述言語（VHDL）の概要を説明できる．
□ 基本論理回路をVHDLで記述できる．
□ 論理合成を実行できる．
|
| 6週 |
３．組み合わせ回路の設計 |
□ 選択回路，デコーダ，エンコーダ，比較回路をVHDLで記述できる．
|
| 7週 |
３．組み合わせ回路の設計 |
□ 選択回路，デコーダ，エンコーダ，比較回路をVHDLで記述できる．
|
| 8週 |
３．組み合わせ回路の設計 |
□ 選択回路，デコーダ，エンコーダ，比較回路をVHDLで記述できる．
|
| 2ndQ |
| 9週 |
４．フリップフロップとレジスタ |
□ D-FF, RS-FF, JK-FF，T－FFの動作を説明できる．
□レジスタをVHDLで記述できる．
|
| 10週 |
４．フリップフロップとレジスタ |
□ D-FF, RS-FF, JK-FF，T－FFの動作を説明できる．
□レジスタをVHDLで記述できる．
|
| 11週 |
４．フリップフロップとレジスタ |
□ D-FF, RS-FF, JK-FF，T－FFの動作を説明できる．
□レジスタをVHDLで記述できる．
|
| 12週 |
５．順序回路の設計 |
□ 演算回路のVHDLによる設計，シミュレーション，および動作検証を行える．
|
| 13週 |
５．順序回路の設計 |
□ 演算回路のVHDLによる設計，シミュレーション，および動作検証を行える．
|
| 14週 |
５．順序回路の設計 |
□ 演算回路のVHDLによる設計，シミュレーション，および動作検証を行える．
|
| 15週 |
試験答案の返却・解説 |
試験において間違えた部分を自分の課題として把握する。（非評価項目）
|
| 16週 |
|
|
評価割合
| 試験 | 発表 | 相互評価 | 態度 | ポートフォリオ | その他 | 合計 |
| 総合評価割合 | 60 | 0 | 0 | 0 | 0 | 40 | 100 |
| 基礎的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 専門的能力 | 60 | 0 | 0 | (-20) | 0 | 40 | 100 |
| 分野横断的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |