

仙台高等専門学校		開講年度	令和06年度 (2024年度)		授業科目	マイクロコンピュータ応用	
科目基礎情報							
科目番号		0077		科目区分		専門 / 選択	
授業形態		授業		単位の種別と単位数		学修単位: 2	
開設学科		総合工学科 I 類		対象学年		4	
開設期		後期		週時間数		2	
教科書/教材		教科書は指定しない 授業中、必要に応じて資料を提示する。					
担当教員		鈴木 順,力武 克彰					
到達目標							
マイクロコンピュータやその周辺回路を構成する各種のデジタル回路の動作を理解し、回路の設計と実装を行う力を身に付ける。 特にハードウェア記述言語(HDL)を用いて、デジタル回路の設計と実装が行えるようになる。							
ルーブリック							
	理想的な到達レベルの目安			標準的な到達レベルの目安		未到達レベルの目安	
レポート	レポートの構成(目的、手法、結果、考察)が整っている。 各項目において、必要十分な内容が記載されており、追試可能な抽象度(具象度)で書かれている。 手法、結果と考察の間に十分な対応がとられている。 考察では、実習内容に加え、発展的な内容についても記述されている			レポートの構成(目的、手法、結果、考察)が整っている。 各項目において、必要な内容が記載されている。 手法、結果と考察の間に一部対応がとられている。		レポートの構成(目的、手法、結果、考察)が整っていない。 各項目において、必要な内容が記載されていない。 手法、結果と考察の間に対応が取られていない。	
デジタル回路設計	課題で与えられた動作仕様を十分に満たす回路の設計と実装ができている。適切なモジュール化により、保守性・可読性・拡張性に優れた回路の設計ができる。実装した回路の動作をHDLと対応させて説明できる。回路の設計方針を説明できる。			課題で与えられた動作仕様を(ほぼ)満たす回路を設計し実装できている。実装した回路の動作をHDLと対応させて説明できる。		与えられた仕様の順序回路の設計を行うことができない。	
HDLによる論理回路設計(順序回路)	レジスタやカウンタなどの順序回路について回路の特性を十分に理解した上で、HDLによって適切に設計し実装できている。実装した回路の動作をHDLと対応させて説明することができる。			レジスタやカウンタなどの順序回路をHDLによって設計し実装できている。実装した回路の動作をHDLと対応させて説明することができる。		レジスタやカウンタなどの順序回路をHDLによって設計することができない。	
HDLによる論理回路設計(組み合わせ論理回路)	マルチプレクサやデコーダ、エンコーダなどの基本的な組み合わせ回路をその回路の特性を十分に理解した上で、HDLによって適切に設計し実装できている。実装した回路の動作をHDLと対応させて説明することができる。			マルチプレクサやデコーダ、エンコーダなどの基本的な組み合わせ回路をHDLによって設計し実装できている。実装した回路の動作をHDLと対応させて説明することができる。		マルチプレクサやデコーダ、エンコーダなどの基本的な組み合わせ回路をHDLによって設計することができない。	
学科の到達目標項目との関係							
学習・教育到達度目標 1 工学分野についての幅広い知識と技術を活用できる実践的な能力 JABEE (A) 実践的技術者としての高度でかつ幅広い基本的能力・素養							
教育方法等							
概要	マイクロコンピュータそのものおよびマイクロコンピュータによって制御される周辺回路はデジタル回路によって構成される。 そのため、デジタル回路の動作を理解し設計できる能力は、マイクロコンピュータや周辺回路の特性を理解し有効に活用するために不可欠である。 この授業では、マイクロコンピュータや周辺回路を構成するような、比較的大規模で高度な機能を持つデジタル回路について、ハードウェア記述言語(HDL)を用いて効率的に設計する方法を学ぶ。 また、この科目は企業でセンサおよびアクチュエータ開発、医療機器システム設計を担当していた教員が、その経験を活かし、マイクロコンピュータや周辺回路の設計手法等について実習形式で授業を行うものである。						
授業の進め方・方法	1. LMS上の参考文献を実験・実習指針として用いて、自律的に学習を進める。 2. 各自報告書を提出することにより、各課題に関する検討考察および学習内容などについて、指導教員に報告する。 3. 学生同士、あるいは教員を交えてのディスカッションを積極的に展開し、それらの内容もノートに学習記録として残す。 [事前学習] 次回の授業内容、事業資料の内容を確認しておくこと。 [事後学習] 授業後の復習を毎回欠かさず行うこと。						
注意点	評価はレポートと課題によって行う。 未提出のレポートや課題がある場合成績の評価を行わない。 参考書： - デイビッド・マナー・ハリス、サラ・L・ハリス、「デジタル回路設計とコンピュータアーキテクチャ 第2版」、翔泳社、2009年 - 見延庄士郎、「新版 理系のためのレポート・論文完全ナビ」、講談社、2017年						
授業の属性・履修上の区分							
☐ アクティブラーニング		☒ ICT 利用		☐ 遠隔授業対応		☒ 実務経験のある教員による授業	
授業計画							
		週	授業内容		週ごとの到達目標		
後期	3rdQ	1週	- ガイダンス - 組合せ回路の設計(復習)		- 小規模な組み合わせ論理回路を設計でき、かつその動作を説明できる。		

		2週	- フリップフロップ・レジスタの設計(復習) - 順序回路・有限状態機械の設計(復習)	- フリップフロップおよびレジスタの特性を説明できる。フリップフロップを用いてレジスタ回路を設計できる。 - レジスタと組み合わせ論理回路を用いて、順序回路を設計できる。
		3週	- 実習ボード、開発ツールの使い方	- HDLを用いてデジタル回路を設計し実装するための実習ボードと開発ツールを使えるようになる。
		4週	- SystemVerilog 101	- 本授業で用いるHDLであるSystemVerilogの基本的な文法を習得し、簡単なデジタル回路を設計できるようになる。
		5週	- レジスタ・カウンタの設計	- HDLを用いて、レジスタやカウンタ及びそれらに応用した回路を設計し実装できるようになる。
		6週	- レジスタ・カウンタの設計	- HDLを用いて、レジスタやカウンタ及びそれらに応用した回路を設計し実装できるようになる。
		7週	- 組み合わせ論理回路の設計	- HDLを用いて、加算器やエンコーダ、マルチプレクサなどの組み合わせ論理回路を設計し実装できるようになる。
		8週	- 組み合わせ論理回路の設計	- HDLを用いて、加算器やエンコーダ、マルチプレクサなどの組み合わせ論理回路を設計し実装できるようになる。
	4thQ	9週	- モジュールを組み合わせた回路設計	- HDLでの回路モジュールの構築と、そのモジュールを活用した回路設計ができるようになる。
		10週	- モジュールを組み合わせた回路設計	- HDLでの回路モジュールの構築と、そのモジュールを活用した回路設計ができるようになる。
		11週	- 状態機械の設計	- これまで学んだレジスタや組み合わせ回路の設計手法を活用し、状態機械を設計・実装できるようになる。
		12週	- 状態機械の設計	- これまで学んだレジスタや組み合わせ回路の設計手法を活用し、状態機械を設計・実装できるようになる。
		13週	- デジタル回路設計実習	- 指定された要件を満たすデジタル回路を設計し実装することができる。その回路の動作の検証を行うことができる。
		14週	- デジタル回路設計実習	- 指定された要件を満たすデジタル回路を設計し実装することができる。その回路の動作の検証を行うことができる。
		15週	- デジタル回路設計実習	- 指定された要件を満たすデジタル回路を設計し実装することができる。その回路の動作の検証を行うことができる。
		16週	- デジタル回路設計実習 - 実習レポート提出	- 指定された要件を満たすデジタル回路を設計し実装することができる。その回路の動作の検証を行うことができる。 - 実習の取り組みとその成果をレポートとしてまとめ報告することができる。

モデルコアカリキュラムの学習内容と到達目標

分類	分野	学習内容	学習内容の到達目標	到達レベル	授業週
評価割合					
		レポート	開発成果物	合計	
総合評価割合		80	20	100	
基礎的能力		40	10	50	
専門的能力		30	10	40	
分野横断的能力		10	0	10	