

秋田工業高等専門学校	開講年度	平成30年度(2018年度)	授業科目	I C応用回路演習
科目基礎情報				
科目番号	0039	科目区分	専門 / 選択	
授業形態	演習	単位の種別と単位数	履修単位: 2	
開設学科	電気情報工学科	対象学年	5	
開設期	通年	週時間数	2	
教科書/教材	自製プリント配布			
担当教員	菅原 英子			
到達目標				
1. プログラマブルロジックデバイスの概要が理解でき、構造や特徴を説明できる。また、標準的な論理回路設計手法および表現法について説明できる。 2. ハードウェア記述言語を用いて、論理回路およびテストベンチを記述することができる。 3. 論理回路開発ツールを用いて論理回路の設計・検証・FPGA実装ができる。 4. グループワークにより中規模論理回路の開発ができ、その成果を分かりやすく発表できる。				
ルーブリック				
	理想的な到達レベルの目安	標準的な到達レベルの目安	未到達レベルの目安	
評価項目1	PLDの概要、標準的な論理回路設計手法および表現法について具体的な例を挙げて分かりやすく説明できる。	PLDの概要、標準的な論理回路設計手法について説明できる。	PLDの概要、標準的な論理回路設計手法について説明できない。	
評価項目2	ハードウェア記述言語を用いて、任意の論理回路とそのテストベンチが記述できる。	ハードウェア記述言語を用いて、課題として与えられた論理回路が記述できる。	ハードウェア記述言語を用いた論理回路の記述ができない。	
評価項目3	開発ツールを用いて、任意の論理回路の設計・検証・FPGA実装ができる。	開発ツールを用いて、課題として与えられた論理回路の設計・検証・FPGA実装ができる。	開発ツールを用いて、論理回路の設計・検証・FPGA実装ができない。	
評価項目4	グループの中心となって開発を行い、作品全体を理解し、その機能や有用性を分かりやすく発表できる。	担当箇所の機能や動作を理解し、発表をサポートできる。	グループの作品について理解できない。	
学科の到達目標項目との関係				
教育方法等				
概要	ハードウェア記述言語による論理回路設計とプログラマブルロジックデバイスを用いた回路実装を通じて、標準的な論理回路設計・検証・実装手法を習得することを目標とする。			
授業の進め方・方法	講義形式および演習形式で行う。適宜レポートを課し、グループワークの成果発表会を行う。			
注意点	合格点は60点である。レポート(回路の出来を含む)および発表の内容で評価する。評価割合はレポート80%、発表20%とする。 レポート未提出者は単位取得が困難となるので注意すること。			
授業計画				
	週	授業内容	週ごとの到達目標	
前期	1週	授業ガイダンス CPLD/FPGA概要	・本授業の内容、目的を理解できる。 ・PLDの構造や特徴を理解できる。	
	2週	論理回路の設計手法	・標準的な論理回路設計手法と表現方法を理解できる ・論理回路の機能や動作を状態遷移図、ブロック図、タイミングチャート等で表現できる。	
	3週	論理回路の設計手法	・標準的な論理回路設計手法と表現方法を理解できる ・論理回路の機能や動作を状態遷移図、ブロック図、タイミングチャート等で表現できる。	
	4週	論理回路の設計手法	・標準的な論理回路設計手法と表現方法を理解できる ・論理回路の機能や動作を状態遷移図、ブロック図、タイミングチャート等で表現できる。	
	5週	HDL基礎(1) 組合せ回路記述	ハードウェア記述言語を用いて代表的な組合せ回路の記述ができる。	
	6週	HDL基礎(1) 組合せ回路記述	ハードウェア記述言語を用いて代表的な組合せ回路の記述ができる。	
	7週	HDL基礎(1) 組合せ回路記述	ハードウェア記述言語を用いて代表的な組合せ回路の記述ができる。	
	8週	HDL基礎(2) 順序回路記述	ハードウェア記述言語を用いて代表的な順序回路の記述ができる。	
2ndQ	9週	HDL基礎(2) 順序回路記述	ハードウェア記述言語を用いて代表的な順序回路の記述ができる。	
	10週	HDL基礎(2) 順序回路記述	ハードウェア記述言語を用いて代表的な順序回路の記述ができる。	
	11週	HDL基礎(3) 階層記述	ハードウェア記述言語を用いて階層構造の記述ができる。	
	12週	HDL基礎(3) 階層記述	ハードウェア記述言語を用いて階層構造の記述ができる。	
	13週	HDL基礎(4) シミュレーション記述	ハードウェア記述言語を用いて論理シミュレーションのためのテストベンチを記述できる。	
	14週	HDL基礎(4) シミュレーション記述	ハードウェア記述言語を用いて論理シミュレーションのためのテストベンチを記述できる。	

		15週	HDL基礎(4) シミュレーション記述	ハードウェア記述言語を用いて論理シミュレーションのためのテストベンチを記述できる。
		16週		
後期	3rdQ	1週	FPGA実装演習	論理回路開発ツールを用いて論理回路の設計・検証・FPGA実装ができる。
		2週	FPGA実装演習	論理回路開発ツールを用いて論理回路の設計・検証・FPGA実装ができる。
		3週	FPGA実装演習	論理回路開発ツールを用いて論理回路の設計・検証・FPGA実装ができる。
		4週	FPGA実装演習	論理回路開発ツールを用いて論理回路の設計・検証・FPGA実装ができる。
		5週	FPGA実装演習	論理回路開発ツールを用いて論理回路の設計・検証・FPGA実装ができる。
		6週	FPGA実装演習	論理回路開発ツールを用いて論理回路の設計・検証・FPGA実装ができる。
		7週	グループワーク	グループで中規模論理回路の設計・検証・実装ができる。
		8週	グループワーク	グループで中規模論理回路の設計・検証・実装ができる。
	4thQ	9週	グループワーク	グループで中規模論理回路の設計・検証・実装ができる。
		10週	グループワーク	グループで中規模論理回路の設計・検証・実装ができる。
		11週	グループワーク	グループで中規模論理回路の設計・検証・実装ができる。
		12週	グループワーク	グループで中規模論理回路の設計・検証・実装ができる。
		13週	グループワーク	グループで中規模論理回路の設計・検証・実装ができる。
		14週	グループワーク	グループで中規模論理回路の設計・検証・実装ができる。
		15週	成果発表会	グループワークの成果を分かりやすく発表できる。
		16週		

モデルコアカリキュラムの学習内容と到達目標

分類	分野	学習内容	学習内容の到達目標	到達レベル	授業週
専門的能力	分野別の専門工学	情報系分野	計算機工学	論理ゲートを用いて論理式を組合せ論理回路として表現することができる。	3
				与えられた組合せ論理回路の機能を説明することができる。	3
				組合せ論理回路を設計することができる。	3
				フリップフロップなどの順序回路の基本素子について、その動作と特性を説明することができる。	3
				レジスタやカウンタなどの基本的な順序回路の動作について説明できる。	3
				与えられた順序回路の機能を説明することができる。	3
				順序回路を設計することができる。	3
				コンピュータを構成する基本的な要素の役割とこれらの間でのデータの流れを説明できる。	3
				プロセッサを実現するために考案された主要な技術を説明できる。	3
				メモリシステムを実現するために考案された主要な技術を説明できる。	3
				入出力を実現するために考案された主要な技術を説明できる。	3
				コンピュータアーキテクチャにおけるトレードオフについて説明できる。	3
				ハードウェア記述言語など標準的な手法を用いてハードウェアの設計、検証を行うことができる。	3
				要求仕様に従って、標準的なプログラマブルデバイスやマイコンを用いたシステムを構成することができる。	3

評価割合

	試験	発表	相互評価	態度	ポートフォリオ	その他	合計
総合評価割合	0	20	0	0	0	80	100
基礎的能力	0	0	0	0	0	40	40
専門的能力	0	0	0	0	0	40	40
分野横断的能力	0	20	0	0	0	0	20