

熊本高等専門学校		開講年度	平成29年度(2017年度)	授業科目	情報処理回路
科目基礎情報					
科目番号	AN210	科目区分	専門 / 選択		
授業形態	授業	単位の種別と単位数	学修単位: 2		
開設学科	電子情報システム工学専攻	対象学年	専2		
開設期	前期	週時間数	2		
教科書/教材	自作プリントを配布、(参考書 榎本忠義「CMOS集積回路」培風館ほか)				
担当教員	松尾 和典				

到達目標

1. CMOSインバータの動作機構を理解でき、各種の論理回路をCMOS構成で実現できる。
 2. 2進数およびBCD数の加減算、乗算の基本アルゴリズムや高速化アルゴリズムを説明できる。
 3. 2進数およびBCD数の加減算、乗算の各種高速化回路をCMOS構成論理回路で構成できる。4. 4ビットBCD加算、減算、乗算などの演算プロセッサの実設計を完成できる。

ループリック

	理想的な到達レベルの目安	標準的な到達レベルの目安	未到達レベルの目安
CMOS論理回路設計	CMOSの動作原理を理解して説明することができ、各種のCMOS論理回路に対してゲートレベルで動作速度と少消費電力をを目指した回路構成ができる。	CMOSの動作原理を理解して説明することができ、各種のCMOS論理回路に対してゲートレベルで回路構成ができる。	CMOSの動作原理を理解できず、各種のCMOS論理回路に対してゲートレベルで回路構成ができない。
2進数加減算、乗算の基本アルゴリズムと高速化アルゴリズム	2進数加減算、乗算の基本アルゴリズムを理解して説明することができ、高速化アルゴリズムも理解して適用できる。	2進数加減算、乗算の基本アルゴリズムを理解して説明することができ、高速化アルゴリズムも理解できる。	2進数加減算、乗算の基本アルゴリズムを理解できず、高速化アルゴリズムも理解できない。
2進数加減算、乗算のCMOS論理回路構成	2進数加減算、乗算回路をCMOS論理回路にてそれぞれ構成でき、説明することができる。	2進数加減算、乗算回路をCMOS論理回路にてそれぞれ構成できる。	2進数加減算、乗算回路をCMOS論理回路にて構成できない。

学科の到達目標項目との関係

教育方法等

学習目標	
概要	各種のデジタル演算処理回路のアルゴリズムを述べ、CMOS基本回路を用いたデジタルスイッチ・論理素子による情報処理回路を構成、解析することで情報処理のための回路技術を講義する。さらに、CMOS論理回路で構成された4ビット加算、減算などの演算プロセッサの設計の基礎技術について解説する。
授業の進め方・方法	自学学習のために、毎授業時間ごとに授業内容を演習課題として出題し、解答の提出期限は翌週の授業開始時間としている。
注意点	1単位あたり30時間程度の自学自習が求められます。

授業計画

	週	授業内容	週ごとの到達目標
前期	1stQ	1週 ガイダンス	PMOSやNMOSトランジスタのスイッチ動作とパルス応答について、既に理解したことを説明できる。
		2週 各種CMOS論理回路	双方향 스위치 구조를 이해하고, 복합 게이트 EXOR 회로의 CMOS 구조를實現できる。
		3週 2進数、10進数加減算の原理	2진수, 10진수의 더하기와 뺏기 (복수 더하기) 원리에 대해 설명 가능하다.
		4週 2進数加減算回路のCMOS構成	4 bit의 케이스 업그레이드 2진수加減산 회로의 CMOS를实现 가능하다.
		5週 符号桁2進数加減算の原理	정수의 2진수 간, 그리고 부호桁을 갖는 2진수 간의 부수加減산 원리를 설명 가능하다.
		6週 4 bit 2進数CLA加減算回路のCMOS構成	케이스 업그레이드 초기화 및 고속 CLA加減산 회로의 CMOS 구조를实现 가능하다.
		7週 2進化10進数加減算原理	부호桁을 갖는 2진수를 10진수로 변환하는 처리 원리에 대해 설명 가능하다.
		8週 BCD数加減算回路のCMOS構成	BCD加減산 회로에 필요한 부수 생성 회로, 2진수 → BCD 변환 회로를構成 가능하다.
	2ndQ	9週 多数桁2進数乗算回路の基本回路構成	2진수 곱셈의 부분적 합계를 이해하고, 기본 회로로並列 곱셈 회로를構成 가능하다.
		10週 多数桁2進数乗算回路のWallece-tree高速化	同一桁을 가능한 한 동시에 처리하는ことで 처리 단계 수를 줄여 고속화하는 방법을实现 가능하다.
		11週 Booth 알고리즘を用いた部分積数の削減	2차의 Booth 알고리즘을 사용해 부분적 합계 수를 줄여 고속 곱셈의 동작 원리를 설명 가능하다.
		12週 デコーダ、符号ビット生成・数値ビット生成原理	데코더, 부호 비트 생성 · 数值得 비트 생성 알고리즘과 이론을 설명 가능하다.
		13週 6×6ビット2進数乗算	Booth 알고리즘을 사용한 6×6비트 2진수 곱셈을 설명 가능하다.
		14週 6×6ビット2進数乗算回路の構成	Booth 알고리즘을 사용한 6×6비트 2진수 곱셈 회로를構成 가능하다.
		15週 4×4ビット乗算回路の実設計	
		16週 答案返却	

モデルコアカリキュラムの学習内容と到達目標

分類	分野	学習内容	学習内容の到達目標			到達レベル	授業週
評価割合							
	試験	レポート課題	相互評価	態度	ポートフォリオ	その他	合計
総合評価割合	70	30	0	0	0	0	100

基礎的能力	0	0	0	0	0	0	0
専門的能力	70	30	0	0	0	0	100
分野横断的能力	0	0	0	0	0	0	0