

鹿兒島工業高等専門学校	開講年度	平成30年度 (2018年度)	授業科目	集積回路製造技術
科目基礎情報				
科目番号	0030	科目区分	専門 / 選択	
授業形態	講義	単位の種別と単位数	学修単位: 2	
開設学科	電気情報システム工学専攻	対象学年	専2	
開設期	前期	週時間数	2	
教科書/教材				
担当教員	須田 隆夫			
到達目標				
<p>集積回路は既に人類に不可欠な要素となっている。スマホからIoTまで、その中心となる集積回路の技術について以下の事項を到達目標として学習する。それぞれの到達目標がルーブリックの評価項目となる。</p> <ol style="list-style-type: none"> 1. 半導体製造技術の進歩と社会との関係の変遷を通して、技術と社会との関係をグローバルな視点から分析できること。 2. 半導体キャリア統計とpn接合の理論から拡散電流や空乏層幅等の導出と与えられた物性条件からの数値計算ができること。 3. 集積回路の中心デバイスであるMOSFETについて構造・動作原理と特性を理解し、所望の閾値を持つMOSFETの設計ができること、またそれを実現するためのプロセスについて説明できること。 4. CMOS構造とその集積回路の設計・開発の手法について学習し、実際の構造、製造プロセスの関係を説明できること。 				
ルーブリック				
	理想的な到達レベルの目安	標準的な到達レベルの目安	未到達レベルの目安	
評価項目1	<p>標準的な到達レベルに加え、以下が達成できる。</p> <ul style="list-style-type: none"> □ 半導体材料の基本的性質を理解し、半導体デバイスの発展の要因と今後の方向性について議論できる □ 集積回路製造技術（微細化）の最新の動向、さらには、現在の集積回路設計・開発、製造の世界的な動向を学調査し、これからの方向性について意見を整理できる。 	<ul style="list-style-type: none"> □ 集積回路技術の歴史的変遷を学習し、微細化の持つ意味を理解し説明できる。 □ プレーナ構造、バイポーラ、MOSデバイス、CMOSの構造と製造プロセスの変遷、素子間分離技術について理解し、説明できる。 □ 集積回路の構造と製造プロセスの関係および、各要素技術（熱酸化、成膜技術（各種CVD、蒸着、スパッタ）、フォトリソグラフィ、イオン打込み、ドライエッチング等）の基本原則・装置概要を説明できる。 	<ul style="list-style-type: none"> □ プレーナ構造が集積回路の基本として重要であることや、バイポーラ、MOSデバイス、CMOSの構造と製造プロセスの関係を説明できない。 	
評価項目2	<p>標準的な到達レベルに加え、以下が達成できる。</p> <ul style="list-style-type: none"> □ バイポーラトランジスタの動作を説明できる。 	<ul style="list-style-type: none"> □ 運動量-エネルギーのバンド構造、有効質量について説明できる。 □ 有効状態密度の導出ができる。 □ 不純物密度とフェルミレベルの関係、キャリア密度の計算ができる。 □ 少数キャリアの意味を理解し、pn接合のI-V特性を導くことができる。 □ 階段接合における空乏層の電界、障壁電位差、空乏層幅を求めることができる。 	<ul style="list-style-type: none"> □ 運動量-エネルギーのバンド構造と情愛密度の関係が説明できない。また、有効状態密度とキャリア密度の関係を応用して、pn接合の障壁電位差を計算できない。 	
評価項目3	<p>標準的な到達レベルに加え、以下が達成できる。</p> <ul style="list-style-type: none"> □ サブレスショルド領域特性とスイッチング特性の関係、及び短チャネル効果について説明できる。 □ ホットエレクトロンとその影響について説明できる。 □ 短チャネル効果対策、LDD、改良LDD構造を説明できる。 	<ul style="list-style-type: none"> □ MOSトランジスタの構造と動作原理、動作タイプを説明できる。 □ MOS構造のバンドモデルから、反転層が形成される条件が$\psi_s = 2\psi_B$であることを説明できる。 □ ゲート金属の仕事関数、界面電荷密度がバンドプロファイルへ及ぼす影響を説明し、閾値電圧の理論値を導出できる。 □ 反転層電荷密度Q_nから、linear, saturation 領域のIDを求めるモデルを理解し、チャネル・相互コンダクタンスが導出できる。 	<ul style="list-style-type: none"> □ MOSトランジスタの構造と動作原理を十分に説明できない。また、MOS構造のバンドモデルにおいて、ゲート電圧が印可された場合の電荷分布や電界、ポテンシャルの様子を描くことができない。 	
評価項目4	<p>標準的な到達レベルに加え、以下が達成できる。</p> <ul style="list-style-type: none"> □ 最新のCMOSの素子構造やLSI製造プロセスについて調査し説明ができる。 	<ul style="list-style-type: none"> □ CMOSの動作原理と基本構造を説明できる。 □ 閾値電圧や、ゲート長/ゲート幅等からDC特性を導くことができる。 □ 回路設計用等価回路と素子の構造との関係を理解し、SPICEパラメータについて説明できる。 □ EDAツールによる回路設計の概要と製造までの流れを理解し、回路と最終的なレイアウトとの関係を説明できる。 	<ul style="list-style-type: none"> □ CMOSの動作原理と基本構造、閾値電圧や、ゲート長/ゲート幅等からDC特性について説明することができない。 	
学科の到達目標項目との関係				
教育方法等				
概要	<p>技術は常に社会の動きや経済活動と結びついている。単に技術的な知識を学習するだけでは新たな技術を生み出すことはできない。本講義では、現代社会に不可欠となっている半導体集積回路の発展の歴史について学習し、社会と技術との関係性について理解を深める。また、本科で学習した半導体素子の基本原理から発展して素子の構造と製造方法の関係を学習し、集積回路について基本原理から設計、製造までの全体像を把握する。</p>			
授業の進め方・方法	<p>単なる講義ではなく、様々な問題について意見を求める形態の授業を目指している。また、半導体工学の基礎理論については英文参考書のプリントを配布するので、必ず事前に読んで、本科の教科書等を利用して学習すること。</p>			

注意点	特定の教科書は用いない。適宜、以下の参考書からの抜粋、資料等を配布する。 【参考書】 Physics of semiconductor devices; S.M.Sze, McGraw-Hill, ULSI Technology; C.Y.Chang, S.M.Sze, McGraw-Hill 「MOS集積回路設計・製造と信頼性技術」大山英典他、森北出版 「新版ULSIデバイス・プロセス技術」菅野卓雄監、電子情報通信学会 「日本型モノづくりの敗北」湯之上隆著、文春文庫
-----	--

授業計画

	週	授業内容	週ごとの到達目標	
前期	1週	1. 半導体集積回路と社会の関係 1.1 半導体工学および集積回路技術の発展	<input type="checkbox"/> 半導体材料の基本的性質を理解し集積回路技術の歴史の変遷から、微細化の持つ意味を理解し説明できる。 <input type="checkbox"/> 半導体デバイスの発展の要因と今後の方向性について議論できる	
	2週	1. 半導体集積回路と社会の関係 1.1 半導体工学および集積回路技術の発展	<input type="checkbox"/> プレーナ構造、バイポーラ、MOSデバイス、CMOSの構造と製造プロセスの変遷、素子間分離技術について理解し、説明できる。	
	3週	1. 半導体集積回路と社会の関係 1.2 半導体プロセス技術の概要	集積回路の構造と製造プロセスの関係および、各要素技術（熱酸化、成膜技術（各種CVD、蒸着、スパッタ）、フォトリソグラフィ、イオン打込み、ドライエッチング等）の基本原理・装置概要について学習し、製造方法を説明できる。	
	4週	1. 半導体集積回路と社会の関係 1.2 半導体プロセス技術の概要	集積回路製造技術（微細化）の最新の動向、さらには、現在の集積回路設計・開発、製造の世界的な動向を学調査し、これからの方向性について意見を整理できる。	
	5週	2. 半導体素子の物理 2.1 キャリア統計	<input type="checkbox"/> 運動量-エネルギーのバンド構造、有効質量について説明できる。 <input type="checkbox"/> 半導体における有効状態密度の導出ができる。 <input type="checkbox"/> 不純物密度とフェルミレベルの関係、キャリア密度の計算ができる。	
	6週	2. 半導体素子の物理 2.2 pn接合の理論	少数キャリアの意味を理解し、過剰少数化キャリアが従つ拡散方程式から、I-V特性を導くことができる。	
	7週	2. 半導体素子の物理 2.2 pn接合の理論	<input type="checkbox"/> 階段接合における空乏層の電界、障壁電位差、空乏層幅を求めることができる。 <input type="checkbox"/> バイポーラトランジスタの動作原理を理解し、少数キャリアの様子から動作を説明できる。	
	8週	2. 半導体素子の物理 2.3 MOSトランジスタの構造と理論	<input type="checkbox"/> MOSTランジスタの構造と動作原理を理解し、動作タイプを説明できる。 <input type="checkbox"/> MOS構造のバンドモデルから、反転層が形成される条件が $\psi_s = 2\psi_B$ であることを説明できる。	
	2ndQ	9週	2. 半導体素子の物理 2.3 MOSトランジスタの構造と理論	<input type="checkbox"/> ゲート金属の仕事関数、界面電荷密度がバンドプロファイルへ及ぼす影響を説明し、閾値電圧の理論値を導出できる。 <input type="checkbox"/> 反転層電荷密度 Q_n から、linear, saturation 領域のIDを求めるモデルを理解し、チャンネル・相互コンダクタンスが導出できる。
		10週	2. 半導体素子の物理 2.3 MOSトランジスタの構造と理論	<input type="checkbox"/> サブスレッショルド領域特性とスイッチング特性の関係、及び短チャンネル効果について説明できる。 <input type="checkbox"/> ホットエレクトロンとその影響について説明できる。 <input type="checkbox"/> 短チャンネル効果対策、LDD、改良LDD構造を説明できる。
		11週	3. LSI設計の概要 3.1 CMOSトランジスタの設計	<input type="checkbox"/> CMOSの動作原理と基本構造を説明できる。 <input type="checkbox"/> 閾値電圧や、ゲート長/ゲート幅 等からDC特性を導くことができる。
		12週	3. LSI設計の概要 3.1 CMOSトランジスタの設計	CMOSの動作原理と基本構造を説明できる。インバーターの形状等、各種パラメータと特性の関係を説明できる。
		13週	3. LSI設計の概要 3.2 CMOS集積回路の設計の概要	<input type="checkbox"/> 回路設計用等価回路と素子の構造との関係を理解し、SPICEパラメータについて説明できる。
		14週	3. LSI設計の概要 3.2 CMOS集積回路の設計の概要	<input type="checkbox"/> EDAツールによる回路設計の概要と製造までの流れを理解し、回路と最終的なレイアウトとの関係を説明できる。
		15週	定期試験	授業項目1.1～3.2に対して達成度を確認する。
		16週		

評価割合

	試験	レポート	演習	発表	合計
総合評価割合	60	20	10	10	100
基礎的能力	0	0	0	0	0
専門的能力	60	20	10	0	90
分野横断的能力	0	0	0	10	10