到達目標
1. ハードウェア記述言語を用いて,論理回路およびテストベンチを記述することができる.
2. 論理回路開発ツールを用いて,論理回路の設計・検証・FPGA実装ができる.
ルーブリック
| 理想的な到達レベルの目安 | 標準的な到達レベルの目安 | 未到達レベルの目安 |
評価項目1 | ハードウェア記述言語を用いて,任意の論理回路とそのテストベンチを記述できる. | ハードウェア記述言語を用いて,課題として与えられた論理回路とそのテストベンチを記述できる. | ハードウェア記述言語を用いた論理回路の記述ができない. |
評価項目2 | 開発ツールを用いて,任意の論理回路の設計・検証・FPGA実装ができる. | 開発ツールを用いて,課題として与えられた論理回路の設計・検証・FPGA実装ができる. | 開発ツールを用いた論理回路の設計・検証・FPGA実装ができない. |
評価項目3 | | | |
学科の到達目標項目との関係
教育方法等
概要:
ハードウェア記述言語による論理回路設計とプログラマブルロジックデバイスを用いた回路実装を通じて,標準的な論理回路設計・検証・実装手法を習得することを目標とする.
授業の進め方・方法:
講義形式および演習形式で行う.適宜レポートを課す.
注意点:
合格点は60点である.レポートの内容で評価する.評価割合はレポート80%,論理回路実装の出来20%とする.
レポート未提出者は単位取得が困難になるので注意すること.
授業の属性・履修上の区分
授業計画
|
|
週 |
授業内容 |
週ごとの到達目標 |
前期 |
1stQ |
1週 |
授業ガイダンス FPGA実装概要 |
・本授業の内容,目的を理解できる. ・FPGA実装の流れと,本授業で使用する開発ツールの使い方を理解できる.
|
2週 |
HDL基礎(1) 組合せ回路記述 |
ハードウェア記述言語を用いて,代表的な組合せ回路の記述ができる.
|
3週 |
HDL基礎(1) 組合せ回路記述 |
ハードウェア記述言語を用いて,代表的な組合せ回路の記述ができる.
|
4週 |
HDL基礎(1) 組合せ回路記述 |
ハードウェア記述言語を用いて,代表的な組合せ回路の記述ができる.
|
5週 |
HDL基礎(2) 順序回路記述 |
ハードウェア記述言語を用いて,代表的な順序回路の記述ができる.
|
6週 |
HDL基礎(2) 順序回路記述 |
ハードウェア記述言語を用いて,代表的な順序回路の記述ができる.
|
7週 |
HDL基礎(3) 階層記述 |
ハードウェア記述言語を用いて,階層構造の記述ができる.
|
8週 |
HDL基礎(3) 階層記述 |
ハードウェア記述言語を用いて,階層構造の記述ができる.
|
2ndQ |
9週 |
HDL基礎(4) シミュレション記述 |
ハードウェア記述言語を用いて,論理シミュレーションのためのテストベンチを記述できる.
|
10週 |
HDL基礎(4) シミュレション記述 |
ハードウェア記述言語を用いて,論理シミュレーションのためのテストベンチを記述できる.
|
11週 |
FPGA実装演習 |
論理回路開発ツールを用いて,論理回路の設計・検証・FPGA実装ができる.
|
12週 |
FPGA実装演習 |
論理回路開発ツールを用いて,論理回路の設計・検証・FPGA実装ができる.
|
13週 |
FPGA実装演習 |
論理回路開発ツールを用いて,論理回路の設計・検証・FPGA実装ができる.
|
14週 |
FPGA実装演習 |
論理回路開発ツールを用いて,論理回路の設計・検証・FPGA実装ができる.
|
15週 |
FPGA実装演習 |
論理回路開発ツールを用いて,論理回路の設計・検証・FPGA実装ができる.
|
16週 |
|
|
モデルコアカリキュラムの学習内容と到達目標
分類 | 分野 | 学習内容 | 学習内容の到達目標 | 到達レベル | 授業週 |
評価割合
| 試験 | 発表 | 相互評価 | 態度 | ポートフォリオ | その他 | 合計 |
総合評価割合 | 0 | 0 | 0 | 0 | 0 | 100 | 100 |
基礎的能力 | 0 | 0 | 0 | 0 | 0 | 80 | 80 |
専門的能力 | 0 | 0 | 0 | 0 | 0 | 20 | 20 |
分野横断的能力 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |